TPS2352x 具有兩個電流限制閾值，如圖 5-1 所示。這種雙級保護方案可確保器件在低 VDS 條件下具有較高的電流限值，因此更有可能安然度過電壓階躍和其他瞬態，同時在高 VDS 條件下設置較低的電流限制閾值，因此在發生短路和熱短路事件期間為 MOSFET 提供保護。轉換閾值由熱插拔 FET 漏極與 TPS23521 D 引腳之間連接的電阻器 R_D 進行編程。

TPS23521 的柵極拉電流能力因運行區域而異。例如，在高電流限制模式 (VDS < VDS,SW) 下，柵極拉電流為 400μA，而在高 VDS 區域為 20μA。這種高柵極電流有助于快速導通/關斷外部 FET，從而在過壓條件下以遲滯模式可靠地運行?？紤]到 NEBS 標準 (圖 1-2) 的 75V 輸入瞬態峰值以及下游負載電壓不超過 62.5V 的要求，我們已將 VDS,SW 設置為大于 12.5V（例如 75V – 62.5V）。因此，可根據方程式 3 選擇電阻器 R_D。

圖 5-1 TPS2352x 中的雙電流限制