2 數(shù)字接口時(shí)序規(guī)格的設(shè)計(jì)挑戰(zhàn)

隔離式 Δ-Σ 調(diào)制器為外部和內(nèi)部生成的時(shí)鐘信號(hào)提供接口選項(xiàng)，包括 CMOS 接口或 LVDS 接口。對(duì)于具有外部提供時(shí)鐘源的器件（例如具有 CMOS 接口的 AMC1306M25 或具有 LVDS 接口的 AMC1305L25），時(shí)鐘信號(hào)從 MCU 路由到 Δ-Σ 調(diào)制器的時(shí)鐘輸入；而對(duì)于具有內(nèi)部提供時(shí)鐘源的器件（例如 AMC1303M2520），輸出位流與內(nèi)部生成的時(shí)鐘同步。還有具有曼徹斯特編碼輸出位流、支持單線數(shù)據(jù)和時(shí)鐘傳輸?shù)母綦x式 Δ-Σ 調(diào)制器器件，例如 AMC1306E25。對(duì)于所有隔離式 Δ-Σ 調(diào)制器，調(diào)制器的數(shù)據(jù)輸出提供由數(shù)字 1 和 0 組成的位流，該位流同步移出到時(shí)鐘邊沿。

圖 2-1 顯示了隔離式 Δ-Σ 調(diào)制器 AMC1306M25 與 C2000 MCU TMS320F28379D 之間具有 3.3V I/O 的 CMOS 接口的簡(jiǎn)化示例。由于 AMC1306M25 需要外部提供的時(shí)鐘源，因此由 MCU TMS320F28379D 生成時(shí)鐘信號(hào)并提供給 Δ-Σ 調(diào)制器時(shí)鐘輸入 CLKIN。同時(shí)，生成的時(shí)鐘信號(hào)也會(huì)路由到 MCU Σ-Δ 濾波器模塊 (SDFM) SD1_C1 (GPIO123) 的時(shí)鐘輸入。根據(jù)系統(tǒng)設(shè)計(jì)，MCU 和隔離式 Δ-Σ 調(diào)制器之間的時(shí)鐘接口中包括一個(gè)時(shí)鐘緩沖器。Δ-Σ 調(diào)制器的隔離式數(shù)據(jù)輸出 DOUT 直接連接到 MCU Σ-Δ 濾波器模塊 (SDFM) 數(shù)據(jù)輸入 SD1_D1 (GPIO122)。

圖 2-1 AMC1306M25 與 TMS320F28379D 之間數(shù)字接口的簡(jiǎn)化圖

在隔離式 Δ-Σ 調(diào)制器和 MCU 之間進(jìn)行有效通信需要滿(mǎn)足相應(yīng)器件數(shù)據(jù)表中描述的建立時(shí)間和保持時(shí)間要求。建立時(shí)間是指在轉(zhuǎn)換時(shí)鐘信號(hào)來(lái)捕獲 MCU 中的數(shù)據(jù)信號(hào)之前，數(shù)據(jù)信號(hào)必須有效且保持穩(wěn)定的時(shí)間量。保持時(shí)間是在時(shí)鐘信號(hào)轉(zhuǎn)換發(fā)生后信號(hào)必須保持有效和穩(wěn)定的時(shí)間量。滿(mǎn)足 MCU 建立時(shí)間和保持時(shí)間要求至關(guān)重要，因?yàn)槿魏芜`例都會(huì)導(dǎo)致采集到錯(cuò)誤數(shù)據(jù)。隔離式 Δ-Σ 調(diào)制器的數(shù)字接口建立時(shí)間和保持時(shí)間要求與 MCU 之間不兼容會(huì)帶來(lái)設(shè)計(jì)挑戰(zhàn)。

圖 2-2 概述了 AMC1306x 的建立時(shí)間和保持時(shí)間的數(shù)字接口時(shí)序，該器件支持從 5MHz 至 21MHz 的建議時(shí)鐘頻率 (CLKIN)，數(shù)據(jù)保持時(shí)間 t_h(MIN) = 3.5ns，數(shù)據(jù)延遲時(shí)間 t_d (MAX) = 15ns。

圖 2-2 AMC1306x 數(shù)字接口時(shí)序

圖 2-3 概述了 TMS320F28379D Σ-Δ 濾波器模塊 (SDFM) 在模式 0 下的時(shí)序圖。根據(jù) SDFM 模塊中 SDx_Cy 信號(hào)的上升時(shí)鐘邊沿，SDx_Dy 處的數(shù)據(jù)輸入需要滿(mǎn)足最短建立時(shí)間 t_{su(SDDV-SDCH)M0} 和最短保持時(shí)間 t_{h(SDCH-SDD)M0}。

圖 2-3 TMS320F28379D SDFM 時(shí)序圖 - 模式 0

對(duì)于模式 0 下的 TMS320F28379D SDFM 模塊，我們建議使用具有限定 GPIO（3 樣本窗口）的 SDFM 操作。此模式針對(duì)輸入時(shí)鐘信號(hào) (SDx_Cy) 和數(shù)據(jù)輸入 (SDx_Cy) 的隨機(jī)噪聲干擾提供保護(hù)，避免出現(xiàn)錯(cuò)誤的比較器過(guò)流跳閘和錯(cuò)誤的 Sinc 濾波器輸出。使用 TMD320F28379D 的 200MHz 系統(tǒng)時(shí)鐘的最短建立時(shí)間和保持時(shí)間均為 10ns：t_{su (SDDV-SDCH)M0} (MIN) = 10ns 和 t_{h(SDCH-SDD)M0} (MIN) = 10ns。

這帶來(lái)了設(shè)計(jì)挑戰(zhàn)，因?yàn)?AMC1306M25 最短保持時(shí)間 t_h(MIN) 為 3.5ns，但為了根據(jù) SDx_Cy 信號(hào)的上升時(shí)鐘邊沿在數(shù)據(jù)輸入 SDx_Dy 處維持正確的采集，SDFM 模塊需要 10ns。

另一個(gè)挑戰(zhàn)是，信號(hào)鏈中帶有數(shù)字接口的附加元件（如時(shí)鐘緩沖器）的傳播延遲以及由 PCB 上的布線長(zhǎng)度引入的時(shí)鐘和數(shù)據(jù)信號(hào)的傳播延遲都會(huì)對(duì) SDx_Cy 和 SDx_Dy 輸入之間的時(shí)序產(chǎn)生影響，并使數(shù)據(jù)輸入的正確采集時(shí)序變得復(fù)雜。

這同樣適用于具有 LVDS 接口的 Δ-Σ 調(diào)制器，例如 AMC1305L25。與具有 CMOS 接口類(lèi)型的 AMC1306M25 Δ-Σ 調(diào)制器的唯一差異是，連接到具有 CMOS 接口的 MCU 時(shí)需要 LVDS 驅(qū)動(dòng)器和接收器等附加元件，這會(huì)進(jìn)一步增加傳播延遲。圖 2-4 顯示了具有 LVDS 接口的隔離式 Δ-Σ 調(diào)制器 AMC1305L25 與具有 CMOS 接口的 MCU TMS320F28379D 之間的簡(jiǎn)化數(shù)字接口。

圖 2-4 AMC1305L25 與 TMS320F28379D 的數(shù)字接口

圖 2-5 顯示了具有內(nèi)部創(chuàng)建的時(shí)鐘源且?guī)?CMOS 接口的隔離式 Δ-Σ 調(diào)制器 AMC1303Mx 與帶 CMOS 接口的 TMS320F28379D 之間的簡(jiǎn)化數(shù)字接口。AMC1303Mx 內(nèi)部生成的時(shí)鐘信號(hào) CLKOUT 是 MCU Σ-Δ 濾波器模塊 (SDFM) SD1_C1 (GPIO123) 的輸入。Δ-Σ 調(diào)制器的隔離式數(shù)據(jù)輸出 DOUT 直接連接到 SDFM 的 MCU 數(shù)據(jù)輸入 SD1_D1 (GPIO122)。

圖 2-5 AMC1303M2520 用于連接 TMS320F28379D 的 3.3V CMOS 數(shù)字接口

使用具有內(nèi)部時(shí)鐘的隔離式調(diào)制器時(shí)，數(shù)字接口面臨的挑戰(zhàn)僅限于隔離式 Δ-Σ 調(diào)制器與 MCU 建立時(shí)間和保持時(shí)間之間的不同時(shí)序規(guī)格。如果時(shí)鐘和數(shù)據(jù)信號(hào)的布線長(zhǎng)度相同，則可以忽略 PCB 上的布線長(zhǎng)度引入的時(shí)鐘和數(shù)據(jù)信號(hào)傳播延遲。通常，調(diào)制器直接連接到 MCU，無(wú)需緩沖器或電平轉(zhuǎn)換器（這會(huì)增加額外的傳播延遲）。

對(duì)于 10MHz 和 20MHz 時(shí)鐘版本，AMC1303Mx 保持時(shí)間 t_h(MIN) 為 7ns，延遲時(shí)間 t_d (MAX) 為 15ns。面臨的挑戰(zhàn)是，AMC1303Mx 最短保持時(shí)間 t_h(MIN) 為 7ns，但 SDFM 模塊需要 10ns 的保持時(shí)間，才能在不違反任何建立時(shí)間和保持時(shí)間的情況下在 SDx_Dy 處正確采集數(shù)據(jù)輸入。

對(duì)于具有曼徹斯特編碼位流輸出的隔離式 Δ-Σ 調(diào)制器（例如 AMC1306E25），數(shù)據(jù)和時(shí)鐘通過(guò)單線傳輸。因此，不需要考慮接收器件的建立時(shí)間和保持時(shí)間要求與調(diào)制器時(shí)鐘信號(hào)之間的關(guān)系。

滿(mǎn)足 MCU 建立時(shí)間和保持時(shí)間要求的一種常用方法和折衷方法是降低時(shí)鐘頻率。但是，降低時(shí)鐘頻率也會(huì)降低隔離式 Δ-Σ 調(diào)制器的數(shù)據(jù)輸出速率，并增加電流測(cè)量的延時(shí)。一種更合適的方法是使用時(shí)鐘邊沿延遲補(bǔ)償，這樣可以使時(shí)鐘信號(hào)的時(shí)鐘邊沿移到數(shù)據(jù)信號(hào)的理想采樣點(diǎn)，從而滿(mǎn)足建立時(shí)間和保持時(shí)間要求。使用此方法可消除時(shí)鐘頻率限制，從而使隔離式 Δ-Σ 調(diào)制器和系統(tǒng)以出色性能運(yùn)行。