技術手冊

用于 GPIO 隔離的數字隔離器

隨著隔離通道數量的增加，光耦合器的優勢不再凸顯，因為每個信號都需要單獨隔離。因為隔離通道的數量保持不變，帶有移位寄存器的數字隔離器方法受到人們的關注。圖 1 展示了具有診斷反饋功能的 16 通道數字輸出模塊的方框圖。

圖 1-1 方框圖.

微控制器提供串行接口（此處為 SPI），該接口由具有四個通道的 ISO7741 進行隔離。三個通道（SCLK、CS# 和 MOSI）在現場側正向隔離，一個通道 (MISO) 反向隔離。

方框圖中的藍色部分支持通用輸出功能并控制八個 4 通道高側驅動器 TPS274160 的 INx 引腳。串行輸入、并行輸出移位寄存器 SN74HCS594-Q1 在 SER 引腳接收數據位，數據位在 QH 引腳處以 8 個 SCLK 周期的延遲移出。兩個菊花鏈式 SN74HCS594-Q1 需要一個長度為 16 位的數據幀來為移位寄存器提供一組新數據（另請參閱圖 2）。16 個 INx 信號與 CS# 上升沿同時更新。SN74HCS594-Q1 具有施密特觸發器輸入，可增強抗噪能力。上電后，所有輸出都設為低電平。

圖 1-2 時序.

方框圖中的綠色部分通過并行輸入、串行輸出移位寄存器 SN74HCS165 支持通用輸入功能（四個 TPS274160 器件的 FAULT# 引腳）。數據位在 QH 引腳處于 CLK 的上升沿時移出。SPI 使用相同的邊沿移入接收數據，因此 SN74HCS165 需要反轉 SCLK 信號。為了向控制器提供最新的 FAULT# 引腳電平，FAULT# 引腳自傳輸開始時在 CS# 下降沿被鎖存。輸入引腳在 SH/LD# 引腳的上升沿被鎖存，因此 CS# 信號也需要反轉。可提供每個封裝帶有兩個逆變器的器件，例如帶有施密特觸發器輸入的 SN74LVC2G14。連接 CLK INH 引腳來接收 CS# 信號，可忽略數據幀外不需要的 SCLK 轉換。

MSP430 系列的 SPI 實現方式允許在 SLCK 的無效期間以及鎖存和驅動邊沿選擇極性。為了滿足 SN74HCS594-Q1 器件的接口要求，需要 SCLK 低電平無效且在第一個邊沿鎖存數據。

INx 和 FAULT# 的最大更新速率取決于最大 SCLK 開關頻率、SPI 信號的設置和保持時間、隔離器的延遲和邏輯的電源電壓。本文檔不包括計算詳細，但可使用 3.3V 電源實現 100kHz（最小值）的更新速率，這對于標準數字輸出模塊來說已足夠。

硅基隔離與光耦合器的比較

與使用光耦合器的每通道隔離相比，由數字隔離器控制大量獨立 GPIO 信號具有以下優勢。

功耗

功耗與通道數無關，數字隔離器的輸入可提供高阻抗輸入。在 SPI 接口中進行配置時，光耦合器的功耗是數字隔離器的 10 倍。晶體管可提供電流，或者控制器的控制信號可直接提供電流。

尺寸和高度

數字隔離器 ISO7741 采用小型 5mm × 6mm SOIC 封裝；移位寄存器采用 TSSOP 封裝。示例應用需要大約 100mm² 的布板空間，而采用光耦合器的相同解決方案（6 個器件，每個封裝 4 通道）則需要大約 275mm² 的布板空間。

更新速率

對于此示例，SPI 時鐘速率必須至少為所需 INx 和 FAULT# 更新速率的 17 倍。標準光耦合器的延遲在同一范圍內，取決于負載電阻，但也取決于內部存儲、上升和下降時間。

處理器資源

所述方法的處理器資源與通道數無關。SPI 只需要四個處理器引腳。現如今的大多數 SPI 實現方案都采用緩沖機制，也就是說，周期精確的背對背傳輸是可能的。控制器包括由 SPI 中斷觸發的直接內存訪問 (DMA)，將軟件開銷縮減為內存讀取或寫入。相比之下，每個光耦合器都需要單獨的控制器 GPIO 線。通過端口引腳控制 GPIO 可能不如使用軟件進行控制那般準確。即使是由中斷驅動的實現通常也無法保障控制器端口引腳的周期精確更新。

可擴展性

通過向信號鏈添加移位寄存器，該解決方案可以 8 的倍數擴展。如圖所示，如果通道計數發生變化，則不需要查看處理器資源。

BOM 數目

BOM 包括 ISO7741DBQ 和一個或多個串行移位寄存器、一個用于輸入功能的雙路反相器和一些旁路電容器。光耦合器的數量取決于隔離通道，但對于一個器件具有多個通道的情況，也可使用一個光耦合器。如果使用集電極開路輸出，每個光耦合器的輸入端至少需要一個限流電阻，輸出端至少需要一個上拉電阻。

老化

數字隔離器作為光耦合器更可靠，這在運行時間長的工業級全天候應用中尤為重要。

參考文獻

• ISO7741 產品頁面

• TPS274160 產品頁面

• SN74HCS594-Q1 產品頁面

• SN74HCS165 產品頁面

• SN74LVC2G14 產品頁面