設計目標

設計說明

該高側電流檢測電路使用一個具有軌到軌輸入共模范圍的比較器，如果負載電流上升至超過 1A，則在比較器輸出端 (COMP OUT) 產生過流警報 (OC-Alert) 信號。該實現中的 OC-Alert 信號低電平有效。因此，當超過 1A 閾值后，比較器輸出變為低電平。實施遲滯以確保在負載電流減小至 0.5A（減少 50%）時，OC-Alert 返回到邏輯高電平狀態。該電路使用開漏輸出比較器，從而對輸出高邏輯電平進行電平轉換，以控制數字邏輯輸入引腳。對于需要驅動 MOSFET 開關柵極的應用，最好使用具有推挽輸出的比較器。

設計說明

1. 選擇具有軌到軌輸入共模范圍的比較器，以實現高側電流檢測。
2. 選擇具有漏極開路輸出級的比較器，以進行電平轉換。
3. 選擇具有低輸入失調電壓的比較器，以優化精度。
4. 計算分流電阻器 (R₆) 的值，使分流電壓 (V_SHUNT) 至少比比較器失調電壓 (V_IO) 大 10 倍。

設計步驟

1. 選擇 R₆ 的值，使 V_SHUNT 至少比比較器輸入失調電壓 (V_IO) 大 10 倍。如果使用非常大的 R₆ 值，會提高 OC 檢測精度，但會降低電源余量。
   ${\mathrm{V}}_{\mathrm{SHUNT}}=\left({\mathrm{I}}_{\mathrm{OC}}\times {\mathrm{R}}_6\right)\ge 10\times {\mathrm{V}}_{\mathrm{IO}}=55\mathrm{mV}$
   $\mathrm{set}{\mathrm{R}}_6=100\mathrm{m\Omega }\mathrm{for}{\mathrm{I}}_{\mathrm{OC}}=1\mathrm{A}and{\mathrm{V}}_{\mathrm{IO}}=5.5\mathrm{mV}$
2. 確定當比較器輸出從高電平轉換為低電平 (V_L) 和從低電平轉換為高電平 (V_H) 時所需的開關閾值。V_L 表示負載電流超過 OC 電平的閾值，而 V_H 表示負載電流恢復至的正常工作電平的閾值。
   ${\mathrm{V}}_{\mathrm{L}}={\mathrm{V}}_{\mathrm{S}}-\left({\mathrm{I}}_{\mathrm{OC}}\times {\mathrm{R}}_6\right)=10-(1\times 0.1)=9.9\mathrm{V}$
   ${\mathrm{V}}_{\mathrm{H}}={\mathrm{V}}_{\mathrm{S}}-\left({\mathrm{I}}_{\mathrm{RC}}\times {\mathrm{R}}_6\right)=10-(0.5\times 0.1)=9.95\mathrm{V}$
   
3. 在將比較器的非反相輸入引腳標記為 V_TH 且比較器輸出處于邏輯低電平狀態（接地）的情況下，推導出 V_TH 的計算公式，其中 V_H 表示當比較器輸出從低電平轉換為高電平時的負載電壓（V_LOAD）。請注意，用于推導出該公式的簡化圖顯示比較器輸出為接地（邏輯低電平）。
   
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{H}}\times \left(\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1+{\mathrm{R}}_2}\right)$
4. 在將比較器的非反相輸入引腳標記為 V_TH 且比較器輸出處于高阻抗狀態的情況下，推導出 V_TH 的計算公式，其中 V_L 表示當比較器輸出從高電平轉換為低電平時的負載電壓（V_LOAD）。建議應用疊加 原理來求解 V_TH。
   
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{L}}\times \left(\frac{{\mathrm{R}}_2+{\mathrm{R}}_3}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}\right)+{\mathrm{V}}_{\mathrm{PU}}\times \left(\frac{{\mathrm{R}}_1}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}\right)$
5. 通過將兩個方程設置為彼此相等來消除變量 V_TH 并求解 R₁。結果為以下二次方程。對 R₂ 的求解是不太理想的，因為小電阻器值的標準值比大電阻器值更多。
   $0=\left({\mathrm{V}}_{\mathrm{PU}}\right)\times {{\mathrm{R}}_1}^2+({\mathrm{V}}_{\mathrm{PU}}\times {\mathrm{R}}_2+{\mathrm{V}}_{\mathrm{L}}\times ({\mathrm{R}}_3+{\mathrm{R}}_2)-{\mathrm{V}}_{\mathrm{H}}\times {\mathrm{R}}_2)\times {\mathrm{R}}_1+({\mathrm{V}}_{\mathrm{L}}-{\mathrm{V}}_{\mathrm{H}})\times ({{\mathrm{R}}_2}^2+{\mathrm{R}}_2\times {\mathrm{R}}_3)$
6. 選擇 R3 和 R2 的值。R₃ 遠小于 R₂ (R₃ << R₂)。由于增大 R₃ 會導致比較器邏輯高輸出電平增加到超過 V_PU，因此應避免增大 R₃。例如，將 R₃ 增大到 100k? 的值可能會導致邏輯高輸出電平為 3.6V。在本例中，選擇 R₂ = 2M 且 R₃ = 1kΩ。
   
   ${\mathrm{R}}_2=2\mathrm{M\Omega }$
   ${\mathrm{R}}_3=1\mathrm{k\Omega }$
7. 在對 V_PU、R₂、V_L、V_H 和 R₃ 代入數值之后，計算 R₁。對于該設計，設置 V_PU = 3.3、R₂ = 2M、V_L = 9.9、V_H = 9.95 以及 R₃ = 1k?。
   $0=\left(3.3\right)\times {{\mathrm{R}}_1}^2+(6.591\mathrm{M})\times {\mathrm{R}}_1-(200.1\mathrm{G})$
   $\mathrm{the}\mathrm{positive}\mathrm{root}\mathrm{for}{\mathrm{R}}_1=29.9\mathrm{k\Omega }$
   $\mathrm{using}\mathrm{standard}1\%\mathrm{resistor}\mathrm{values},{\mathrm{R}}_1=30.1\mathrm{k\Omega }$
8. 使用設計步驟 3 中導出的公式計算 V_TH；使用計算出的 R₁ 值。請注意，V_TH 小于 V_L，因為 V_PU 小于 V_L。
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{H}}\times \left(\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1+{\mathrm{R}}_2}\right)=9.802\mathrm{V}$
9. 在反相端子標記為 V_TH 的情況下，導出根據 R₄、R₅ 和 V_S 計算 V_TH 的公式。
   ${\mathrm{V}}_{\mathrm{TH}}={\mathrm{V}}_{\mathrm{S}}\times \left(\frac{{\mathrm{R}}_5}{{\mathrm{R}}_4+{\mathrm{R}}_5}\right)$
10. 在代入數值 R₅ = 1M、V_S = 10 及計算出的 V_TH 值之后，計算 R₄。
    ${\mathrm{R}}_4=\left(\frac{{\mathrm{R}}_5\times ({\mathrm{V}}_{\mathrm{S}}-{\mathrm{V}}_{\mathrm{TH}})}{{\mathrm{V}}_{\mathrm{TH}}}\right)=20.15\mathrm{k\Omega }$
    $\mathrm{using}\mathrm{standard}1\%\mathrm{resistor}\mathrm{values},{\mathrm{R}}_4=20.5\mathrm{k\Omega }$

設計仿真

直流仿真結果

瞬態仿真結果

設計參考資料

有關 TI 綜合電路庫的信息，請參閱模擬工程師電路手冊。

請參閱電路 SPICE 仿真文件 SLOM456。

設計特色比較器

設計備用比較器