設計目標

設計說明

該電路采用了兩個并聯的比較器來確定信號是否介于兩個參考電壓之間。如果信號處于窗口范圍內，則輸出高電平。如果信號電平超出窗口范圍，則輸出低電平。在該設計中，參考電壓由帶分壓器的單電源生成。

設計注意事項

1. 輸入不應超過比較器的共模限制。
2. 如果使用了上拉電壓，則 R_p 應作相應調整，防止大量電流消耗。TLV1701 最高可支持 36 V 的上拉電壓。
3. 比較器必須為漏極開路或集電極開路才能進行 OR 運算輸出。

設計步驟

1. 確定上限 (V_H) 和下限 (V_L) 窗口電壓。
   ${\mathrm{V}}_{\mathrm{H}}={\mathrm{V}}_{\mathrm{cc}}\times \frac{{\mathrm{R}}_1+{\mathrm{R}}_2}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}=3.33\mathrm{V}$
   ${\mathrm{V}}_{\mathrm{L}}={\mathrm{V}}_{\mathrm{cc}}\times \frac{{\mathrm{R}}_1}{{\mathrm{R}}_1+{\mathrm{R}}_2+{\mathrm{R}}_3}=1.66\mathrm{V}$
   $\frac{{\mathrm{V}}_{\mathrm{H}}}{{\mathrm{V}}_{\mathrm{L}}}=1+\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1}=\frac{3.33\mathrm{V}}{1.66\mathrm{V}}=2$
2. 選擇電阻值來達到所需的窗口電壓。
   $\frac{{\mathrm{V}}_{\mathrm{H}}}{{\mathrm{V}}_{\mathrm{L}}}=1+\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1}=2\text{因此 }{\mathrm{R}}_2={\mathrm{R}}_1$
   ${\mathrm{R}}_1={\mathrm{R}}_2=10\mathrm{k\Omega }\text{ (Selected standard values)}$

設計仿真

瞬態仿真結果

設計參考資料

有關 TI 綜合電路庫的信息，請參閱模擬工程師電路手冊。

請參閱電路 SPICE 仿真文件 SBOC516。

請參閱 TIPD178。

設計采用的運算放大器