2 デジタル インターフェイスのタイミング仕様に関する設計上の課題

絶縁型 デルタ シグマ 変調器は、外部生成と內部生成の両方のクロック信號に対して、CMOS インターフェイスまたは LVDS インターフェイスのいずれかを使用するインターフェイス オプションを提供します。CMOS インターフェイスを搭載した AMC1306M25 や LVDS インターフェイスを搭載した AMC1305L25 など、外部から供給されたクロック ソースを持つデバイスの場合、クロック信號は MCU からデルタ シグマ変調器のクロック入力にルーティングされます。一方、AMC1303M2520 など、內部にクロック ソースを搭載したデバイスの場合、出力ビットストリームは內部で生成されたクロックに同期します。AMC1306E25 のように、1 線式のデータおよびクロック転送をサポートする、マンチェスター符號化された出力ビット ストリームを持つ絶縁型デルタ シグマ変調デバイスもあります。すべての絶縁型デルタ シグマ変調器について、変調器のデータ出力はデジタルの 1 と 0 のビット ストリームを提供し、クロック エッジに同期してシフト アウトされます。

図 2-1 に、絶縁型デルタ シグマ変調器 AMC1306M25 と C2000 MCU TMS320F28379D の間の 3.3V I/O を備えた CMOS インターフェイスの概略例を示します。AMC1306M25 には外部のクロック ソースが必要なため、クロック信號はMCU TMS320F28379D によって生成され、デルタ シグマ変調器のクロック入力 CLKIN に供給されます。並行して、生成されたクロック信號も MCU のシグマ デルタ フィルタ モジュール (SDFM) SD1_C1 (GPIO123) へのクロック入力にルーティングされます。システム設計によっては、MCU と絶縁型デルタ シグマ変調器の間のクロック インターフェイスにクロック バッファを搭載することができます。デルタ シグマ変調器の絶縁型データ出力 DOUT は、MCU のシグマ デルタ フィルタ モジュール (SDFM) データ入力 SD1_D1 (GPIO122) に直接接続されています。

図 2-1 TMS320F28379D への AMC1306M25 のデジタル インターフェイスの概略

絶縁型デルタ シグマ変調器と MCU の間の有効な通信は、該當するデバイスのデータシートに、セットアップおよびホールドのタイミング要件により記載されます。セットアップ時間とは、MCU 內のデータ信號をキャプチャするため、クロック信號が遷移する前に、データ信號が有効で安定している必要がある時間の長さです。ホールド時間は、クロック信號の遷移が発生した後、信號が有効で安定して保持されなければならない時間です。違反すると誤ったデータがキャプチャされる可能性があるため、MCU のセットアップ時間とホールド時間の要件を満たすことが不可欠です。絶縁型デルタ シグマ変調器と MCU のデジタル インターフェイスのセットアップおよびホールド タイミング要件に互換性がない場合、設計上の課題が発生する可能性があります。

図 2-2 に、データ ホールド時間 t_h(MIN) = 3.5ns、データ遅延時間 t_d (MAX) = 15ns で、5MHz から 21MHz の推奨クロック周波數 (CLKIN) をサポートする AMC1306x のセットアップおよびホールド時間のデジタル インターフェイスのタイミングの概要を示します。

図 2-2 AMC1306x のデジタル インターフェイスのタイミング

図 2-3 に、TMS320F28379D シグマ デルタ フィルタ モジュール (SDFM) のモード 0 のタイミング図の概要を示します。SDx_Dy のデータ入力は、SDFM モジュールの SDx_Cy 信號の立ち上がりクロック エッジを基準として、最小セットアップ時間 t_{su(SDDV-SDCH)M0} および最小ホールド時間 t_{h(SDCH-SDD)M0} を満たす必要があります。

図 2-3 TMS320F28379D SDFM タイミング図 - モード 0

モード 0 の TMS320F28379D SDFM モジュールでは、検定済み GPIO (3 サンプル ウィンドウ) で SDFM 動作を使用することを推奨します。このモードでは、入力クロック信號 (SDx_Cy) とデータ入力 (SDx_Dy) のランダム ノイズ グリッチに対する保護が提供され、コンパレータの過電流の誤トリップと Sinc フィルタの誤出力を防止できます。TMD320F28379D を使用した 200MHz システム クロックの最小セットアップ時間およびホールド時間は、両方とも 10ns です (t_{su (SDDV-SDCH)M0} (MIN) = 10ns および t_{h(SDCH-SDD)M0} (MIN) = 10ns)。

AMC1306M25 の最小ホールド時間 t_h (MIN) は 3.5ns であるため、設計上の課題が生じますが、SDx_Cy 信號の立ち上がりクロック エッジを基準として、データ入力 SDx_Dy での正しいデータ取得を維持するには SDFM モジュールで 10ns が必要です。

付加的な課題は、クロック バッファのようなデジタル インターフェイスを使用するシグナル チェーン內の付加的な部品の伝搬遅延や、PCB 上のパターン長によって生じるクロック信號とデータ信號の伝搬遅延が、SDx_Cy と SDx_Dy 入力の間のタイミングに影響を及ぼし、データ入力の正しいアクイジション タイミングが複雑になります。

AMC1305L25 など、LVDS インターフェイスを採用したデルタ シグマ変調器にも、同じことが當てはまります。CMOS インターフェイス タイプの AMC1306M25 デルタ シグマ変調器との唯一の違いは、CMOS インターフェイスを搭載した MCU へのデジタル信號チェーンに LVDS ドライバやレシーバのような追加部品が必要なことで、その結果、伝搬遅延がさらに長くなります。図 2-4 に、LVDS インターフェイスを備えた絶縁型デルタ シグマ変調器 AMC1305L25 と、CMOS インターフェイスを備えた MCU TMS320F28379D の間のデジタル インターフェイスの概略を示します。

図 2-4 TMS320F28379D への AMC1305L25 のデジタル インターフェイス

図 2-5 に、內部で生成されたクロック ソース AMC1303Mx と、CMOS インターフェイス付きの絶縁型デルタ シグマ変調器と CMOS インターフェイス付きの TMS320F28379D とのデジタル インターフェイスの概略を示します。AMC1303Mx の內部生成されたクロック信號 CLKOUT は、MCU のシグマ デルタ フィルタ モジュール (SDFM) SD1_C1 (GPIO123) に入力されます。デルタ シグマ変調器の絶縁型データ出力 DOUT は、SDFM の MCU データ入力 SD1_D1 (GPIO122) に直接接続されています。

図 2-5 TMS320F28379D への AMC1303M2520 の 3.3V CMOS デジタル インターフェイス

絶縁型変調器を內部クロックとともに使用する場合、デジタル インターフェイスの課題は、絶縁型デルタ シグマ変調器のさまざまなタイミング仕様と MCU のセットアップ時間およびホールド時間に限定されます。クロック信號とデータ信號が同じ長さで配線されている場合、PCB 上のパターン長によって生じるクロック信號とデータ信號の伝搬遅延は無視できます。通常、変調器は MCU に直接インターフェイスされているので、伝搬遅延の増加をもたらすバッファやレベル シフタは不要です。

10MHz および 20MHz クロック バージョンでは、AMC1303Mx のホールド時間 t_h (MIN) は 7ns、遅延時間 t_d (MAX) は 15ns です。課題は、AMC1303Mx の最小ホールド t_h (MIN) が 7ns なのに、セットアップ時間やホールド時間の違反なしに、SDx_Dy でデータ入力を正しく取得するには、SDFM モジュールで 10ns が必要となることです。

AMC1306E25 など、マンチェスター エンコードされたビットストリーム出力を持つ絶縁型デルタ シグマ変調器の場合、データとクロックは 1 線式を使用して転送されます。そのため、受信デバイスのセットアップ時間とホールド時間の要件と変調器のクロックとの関係を考慮する必要はありません。

MCU のセットアップ時間とホールド時間の要件を満たすために一般的に使用される方法と妥協案は、クロック周波數の低減です。ただし、クロック周波數を低くすると、絶縁型デルタ シグマ変調器のデータ出力レートも低下し、電流測定のレイテンシが増加します。より適切な方法は、クロック エッジ遅延補償を使用することで、これにより、セットアップおよびホールドのタイミング要件を満たすために、クロック信號のクロック エッジをデータ信號の理想的なサンプル ポイントに移動できます。この方法を使用すると、クロック周波數の制限がなくなり、絶縁型デルタ シグマ変調器とシステムが最高の性能で動作できるようになります。