UCC5710x-Q1 器件的輸入與基于 TTL 的閾值邏輯兼容，并且輸入與 VDD 電源電壓無(wú)關(guān)。在典型高電平閾值為 2.2V 并且典型低電平閾值為 1.2V 的情況下，可以使用從 3.3V 或 5V 邏輯獲取的 PWM 控制信號(hào)方便地驅(qū)動(dòng)邏輯電平閾值。與傳統(tǒng)的 TTL 邏輯實(shí)現(xiàn)（其中的遲滯通常小于 0.5V）相比，更寬的遲滯（通常為 1V）可提供增強(qiáng)的噪聲抗擾度。該器件還能夠?qū)斎胍_閾值電壓電平進(jìn)行嚴(yán)格的控制，從而減緩系統(tǒng)設(shè)計(jì)考慮因素，并確保在整個(gè)溫度范圍內(nèi)穩(wěn)定地運(yùn)行。這些引腳上的極低輸入電容（通常小于 8pF）可減小負(fù)載并增大開關(guān)速度。

該器件具有一項(xiàng)重要的保護(hù)功能，借助該功能，只要輸入引腳處于懸空狀態(tài)，輸出就會(huì)保持在低電平狀態(tài)。這是通過(guò)輸入引腳上的內(nèi)部上拉或下拉電阻器來(lái)實(shí)現(xiàn)的，如簡(jiǎn)化的功能方框圖所示。在某些應(yīng)用中，由于輔助電源時(shí)序的差異，不同 IC 會(huì)在不同的時(shí)間上電。這可能導(dǎo)致控制器的輸出處于三態(tài)。控制器的這個(gè)輸出連接到驅(qū)動(dòng)器 IC 的輸入。如果驅(qū)動(dòng)器 IC 沒(méi)有下拉電阻器，則驅(qū)動(dòng)器的輸出可能會(huì)錯(cuò)誤地變?yōu)楦唠娖讲p壞開關(guān)電源器件。

驅(qū)動(dòng)器的輸入級(jí)最好應(yīng)由具有較短上升或下降時(shí)間的信號(hào)進(jìn)行驅(qū)動(dòng)。只要將驅(qū)動(dòng)器與緩慢變化的輸入信號(hào)配合使用，尤其是在器件位于獨(dú)立的子板上或 PCB 布局具有長(zhǎng)輸入連接布線的情況下，就必須小心謹(jǐn)慎：

• 由于驅(qū)動(dòng)器輸出以及電路板布局布線寄生效應(yīng)而導(dǎo)致的高 dI/dt 電流可能會(huì)導(dǎo)致接地反彈。由于該器件只有一個(gè) GND 引腳，而該引腳可能將電源接地作為基準(zhǔn)，因此這可能會(huì)影響輸入引腳和 GND 之間的差分電壓并觸發(fā)意外的輸出狀態(tài)變化。由于具有 26ns 的快速傳播延遲，這可能最終導(dǎo)致高頻振蕩，從而增加功率耗散并導(dǎo)致受損的風(fēng)險(xiǎn)。
• 與大多數(shù)其他行業(yè)標(biāo)準(zhǔn)驅(qū)動(dòng)器相比，1V 輸入閾值遲滯可以提高噪聲抗擾度。

強(qiáng)烈建議在驅(qū)動(dòng)器的輸出端和功率器件之間添加一個(gè)外部電阻，而不是在輸入信號(hào)上增加延遲。這還限制了功率器件的上升或下降時(shí)間，從而減少了 EMI。該外部電阻器還提供了一個(gè)額外的優(yōu)勢(shì)，即降低柵極驅(qū)動(dòng)器器件封裝中與柵極電荷相關(guān)的部分功率耗散，并將其轉(zhuǎn)移到外部電阻器自身中。

最后，由于獨(dú)特的輸入結(jié)構(gòu)允許在輸入和使能引腳上提供負(fù)電壓能力，因此在以下應(yīng)用中必須小心：

• 輸入或使能引腳切換至振幅 > 15V。
• 輸入或使能引腳在 dV/dt > 2V/ns 的情況下進(jìn)行切換。

如果出現(xiàn)這兩種情況，請(qǐng)為所切換的引腳添加一個(gè) 150Ω 串聯(lián)電阻，以限制流經(jīng)輸入結(jié)構(gòu)的電流。