ZHCSWM2 June 2024 UCC27524
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| D、DGN 封裝 | ||||||
| tRx | 上升時間 | CLOAD = 1.8nF，20% 至 80%，Vin = 0V – 3.3V | 6 | 10 | ns | |
| tFx | 下降時間 | CLOAD = 1.8nF，90% 至 10%，Vin = 0V – 3.3V | 10 | 14 | ns | |
| tD1x | 導通傳播延遲 | CLOAD = 1.8nF，輸入上升的 VINx_H 至輸出上升的 10%，Vin = 0V – 3.3V，Fsw = 500kHz，50% 占空比，TJ = 125°C | 17 | 27 | ns | |
| tD2x | 關斷傳播延遲 | CLOAD = 1.8nF，輸入下降的 VINx_L 至輸出下降的 90%，Vin = 0V – 3.3V，Fsw = 500kHz，50% 占空比，TJ = 125°C | 17 | 27 | ns | |
| tD3x | 啟用傳播延遲 | CLOAD = 1.8nF，使能上升的 VENx_H 至輸出上升的 10%，Vin = 0V – 3.3V，Fsw = 500kHz，50% 占空比，TJ = 125°C | 17 | 27 | ns | |
| tD4x | 禁用傳播延遲 | CLOAD = 1.8nF，使能下降的 VENx_L 至輸出下降的 90%，Vin = 0V – 3.3V，Fsw = 500kHz，50% 占空比，TJ = 125°C | 17 | 27 | ns | |
| tM | 兩個通道之間的延遲匹配 | CLOAD = 1.8nF，Vin = 0V – 3.3V，Fsw = 500kHz，50% 占空比，INA = INB，|tRA – tRB|，|tFA – tFB| | 1 | 2 | ns | |
| tPWmin | 最小輸入脈沖寬度 | CL = 1.8nF，Vin = 0V – 3.3V，Fsw = 500kHz，Vo > 1.5V | 10 | 15 | ns | |
| DSD 封裝 | ||||||
| tR | 上升時間 | CLOAD = 1.8nF | 7 | 18 | ns | |
| tF | 下降時間 | CLOAD = 1.8nF | 6 | 10 | ns | |
| tM | 兩通道間的延遲匹配 | INA = INB，50% 轉換點處的 OUTA 和 OUTB | 1 | 4 | ns | |
| tPW | 可改變輸出狀態的最小輸入脈沖寬度 | 15 | 25 | ns | ||
| tD1，tD2 | 輸入至輸出傳播延遲 | CLOAD = 1.8nF，5V 輸入脈沖 | 6 | 13 | 23 | ns |
| tD3，tD4 | EN 至輸出傳播延遲 | CLOAD = 1.8nF，5V 使能脈沖 | 6 | 13 | 23 | ns |