ZHCSNJ6C April 2021 – July 2024 TSER953
PRODUCTION DATA
TSER953 可置于 DVP 模式來與 DVP 模式解串器配對。雖然應該已經(jīng)使用 TSER953 上的 Mode 引腳配置該模式，但可以使用寄存器 MODE_SEL 0x03[2:0] 來驗證或覆蓋當前模式。該字段始終指示器件的模式設置。當此寄存器的位 4 為 0 時，該字段為只讀，并顯示模式設置。當 PDB 從低電平轉(zhuǎn)換為高電平時，模式從自舉值中鎖存。如果電阻配置 (strap) 正確設置為 DVP 外部時鐘模式，則該值應讀回 101 (0x5)?；蛘?，當該寄存器的第 4 位設置為 1 時，MODE 字段可讀/寫，并可編程為 101 以分配正確的 DVP 兼容模式。如表 6-16 中所示。
在使用 DVP 外部時鐘模式時，提供給 TSER953 的 CSI-2 輸入數(shù)據(jù)必須與施加到 CLKIN 的輸入頻率同步。當處于 DVP 外部時鐘模式時，DVP 模式解串器的 PCLK 頻率輸出也與 CLKIN 相關(guān)。如需更多信息，請參閱可與并行輸出解串器搭配運行的后向兼容模式 (SNLA270)。
| 寄存器 | 寄存器名稱 | 寄存器說明 |
|---|---|---|
| 0X03 | MODE_SEL | 用于覆蓋和驗證配置的值，必要時使用外部時鐘為 DVP 進行配置。 |
| 0X04 | BC_MODE_SELECT | 允許 DVP 模式覆蓋為 RAW 10 或 RAW 12。 |
| 0X10 | DVP_CFG | 允許在 DVP 模式下配置數(shù)據(jù)。這包括數(shù)據(jù)類型，如 long、YUV 和指定類型。 |
| 0X11 | DVP_DT | 如果 DVP_DT_MATCH_EN 被置位，則無論在 RAW 10 模式還是 RAW 12 模式下，都允許具有特定數(shù)據(jù)類型的數(shù)據(jù)包。 |