ZHCSNJ6C April 2021 – July 2024 TSER953
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 圖形生成
- 6.7
寄存器映射
- 6.7.1
主寄存器
- 6.7.1.1 I2C 器件 ID 寄存器
- 6.7.1.2 復(fù)位
- 6.7.1.3 一般配置
- 6.7.1.4 正向通道模式選擇
- 6.7.1.5 BC_MODE_SELECT
- 6.7.1.6 PLL 時鐘控制
- 6.7.1.7 時鐘輸出控制 0
- 6.7.1.8 時鐘輸出控制 1
- 6.7.1.9 反向通道看門狗控制
- 6.7.1.10 I2C 控制 1
- 6.7.1.11 I2C 控制 2
- 6.7.1.12 SCL 高電平時間
- 6.7.1.13 SCL 低電平時間
- 6.7.1.14 本地 GPIO 數(shù)據(jù)
- 6.7.1.15 GPIO 輸入控制
- 6.7.1.16 DVP_CFG
- 6.7.1.17 DVP_DT
- 6.7.1.18 強(qiáng)制 BIST 錯誤
- 6.7.1.19 遠(yuǎn)程 BIST 控制
- 6.7.1.20 傳感器電壓增益
- 6.7.1.21 傳感器控制 0
- 6.7.1.22 傳感器控制 1
- 6.7.1.23 電壓傳感器 0 閾值
- 6.7.1.24 電壓傳感器 1 閾值
- 6.7.1.25 溫度傳感器閾值
- 6.7.1.26 CSI-2 警報(bào)使能
- 6.7.1.27 警報(bào)感應(yīng)使能
- 6.7.1.28 反向通道警報(bào)使能
- 6.7.1.29 CSI-2 極性選擇
- 6.7.1.30 CSI-2 LP 模式極性
- 6.7.1.31 CSI-2 高速 RX 使能
- 6.7.1.32 CSI-2 低功耗使能
- 6.7.1.33 CSI-2 端接啟用
- 6.7.1.34 CSI-2 數(shù)據(jù)包報(bào)頭控制
- 6.7.1.35 反向通道配置
- 6.7.1.36 數(shù)據(jù)路徑控制 1
- 6.7.1.37 遠(yuǎn)程合作伙伴能力 1
- 6.7.1.38 合作伙伴解串器 ID
- 6.7.1.39 目標(biāo) 0 ID
- 6.7.1.40 目標(biāo) 1 ID
- 6.7.1.41 目標(biāo) 2 ID
- 6.7.1.42 目標(biāo) 3 ID
- 6.7.1.43 目標(biāo) 4 ID
- 6.7.1.44 目標(biāo) 5 ID
- 6.7.1.45 目標(biāo) 6 ID
- 6.7.1.46 目標(biāo) 7 ID
- 6.7.1.47 目標(biāo) 0 別名
- 6.7.1.48 目標(biāo) 1 別名
- 6.7.1.49 目標(biāo) 2 別名
- 6.7.1.50 目標(biāo) 3 別名
- 6.7.1.51 目標(biāo) 4 別名
- 6.7.1.52 目標(biāo) 5 別名
- 6.7.1.53 目標(biāo) 6 別名
- 6.7.1.54 目標(biāo) 7 別名
- 6.7.1.55 反向通道控制
- 6.7.1.56 修訂 ID
- 6.7.1.57 器件狀態(tài)
- 6.7.1.58 常規(guī)狀態(tài)
- 6.7.1.59 GPIO 引腳狀態(tài)
- 6.7.1.60 BIST 錯誤計(jì)數(shù)
- 6.7.1.61 CRC 錯誤計(jì)數(shù) 1
- 6.7.1.62 CRC 錯誤計(jì)數(shù) 2
- 6.7.1.63 傳感器狀態(tài)
- 6.7.1.64 傳感器 V0
- 6.7.1.65 傳感器 V1
- 6.7.1.66 傳感器 T
- 6.7.1.67 CSI-2 錯誤計(jì)數(shù)
- 6.7.1.68 CSI-2 錯誤狀態(tài)
- 6.7.1.69 CSI-2 錯誤數(shù)據(jù)通道 0 和 1
- 6.7.1.70 CSI-2 錯誤數(shù)據(jù)通道 2 和 3
- 6.7.1.71 CSI-2 錯誤時鐘通道
- 6.7.1.72 CSI-2 數(shù)據(jù)包報(bào)頭數(shù)據(jù)
- 6.7.1.73 數(shù)據(jù)包標(biāo)頭字計(jì)數(shù) 0
- 6.7.1.74 數(shù)據(jù)包標(biāo)頭字計(jì)數(shù) 1
- 6.7.1.75 CSI-2 ECC
- 6.7.1.76 IND_ACC_CTL
- 6.7.1.77 IND_ACC_ADDR
- 6.7.1.78 IND_ACC_DATA
- 6.7.1.79 V3LINK_TX_ID0
- 6.7.1.80 V3LINK_TX_ID1
- 6.7.1.81 V3LINK_TX_ID2
- 6.7.1.82 V3LINK_TX_ID3
- 6.7.1.83 V3LINK_TX_ID4
- 6.7.1.84 V3LINK_TX_ID5
- 6.7.2 間接訪問寄存器
- 6.7.1
主寄存器
- 7 應(yīng)用和實(shí)施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHB|32
訂購信息
7.4.2 布局示例
DS90UB953-Q1 EVM 可用于評估 TSER953。圖 7-8 和 圖 7-9 顯示了 DS90UB953-Q1 EVM 的電路板布局布線。所有 EVM 層均包含在 DS90UB953-Q1 EVM 用戶指南 (SNLU224)中。
在 DOUT 引腳和連接器之間布線 V3Link 信號布線以及將 PoC 濾波器連接到這些布線是成功的 TSER953 PCB 布局的關(guān)鍵環(huán)節(jié)之一。以下列表提供了在驅(qū)動器輸出引腳和 FAKRA 連接器之間布線 V3Link 信號走線以及連接 PoC 濾波器的基本建議。
- 如果擔(dān)心 EMI，V3Link 走線的布線可以全部位于頂層或部分嵌入中間層。
- 交流耦合電容器必須位于頂層并非常靠近接收器輸入引腳，以更大限度地縮短引腳和電容器之間耦合的差分布線對的長度。
- 將交流耦合電容器和 FAKRA 連接器之間的 DOUT+ 走線布線為 50Ω 單端微帶，具有嚴(yán)格的阻抗控制 (±10%)。根據(jù) PCB 堆疊情況，計(jì)算 50Ω 阻抗的合適布線寬度。確保布線可以承載遠(yuǎn)程傳感器模塊提供的最大負(fù)載條件下的 PoC 電流。
- PoC 濾波器可通過鐵氧體磁珠或射頻電感器連接到 DOUT+ 布線。鐵氧體磁珠必須與高速布線接觸，以更大程度地減小傳輸線路上的殘樁長度。在與布線接觸的鐵氧體磁珠焊盤下方形成一個反焊盤或 MOAT。反焊盤必須是頂層正下方接地平面的切口，而不會切斷布線下方的接地基準(zhǔn)。反焊盤的目的是保持阻抗盡可能接近 50Ω。
- 當(dāng)在內(nèi)層上布線 DOUT+ 時，單端布線的長度匹配不會提供顯著的優(yōu)勢。如果用戶希望在頂層或底層對 DOUT+ 進(jìn)行布線，請布置 DOUT– 布線，使其與 DOUT+ 布線松散耦合，長度與 DOUT+ 布線長度類似。這有助于實(shí)現(xiàn)接收器的差分特性，以消除可能存在于環(huán)境中且可能耦合到信號布線的任何共模噪聲。
圖 7-8 TSER953 串行器 DOUT+ 布線布局
圖 7-9 TSER953 同軸電纜供電布局