6 引腳配置和功能

圖 6-1 22 引腳 B3QFNRDF 封裝（頂視圖）

表 6-1 引腳功能

引腳		類型⁽¹⁾	說明
編號	名稱	類型⁽¹⁾	說明
1、18	VIN1、VIN2	P	輸入電源電壓。將輸入電源連接到這些引腳。連接這些引腳和 PGND 層之間靠近器件的輸入電容器。
2	RBOOT	I	外部自舉電阻器連接。RBOOT 與 CBOOT 結合使用可有效降低內部串聯自舉電阻值，從而在必要時調整開關節點壓擺率。RBOOT 和 CBOOT 之間可以連接 0Ω 至 500Ω 的電阻。0Ω 電阻具有最快的壓擺率和最高的效率。100Ω 的值可在效率和 EMI 之間實現良好的平衡。保持斷開可將壓擺率設置為 20ns，由于這會增加自發熱，因此 TI 不建議這樣做。
3	CBOOT	O	內部高側柵極驅動器的自動加載 (bootstrap) 引腳。一個 100nF 自舉電容器在內部從此引腳連接至模塊內的 SW，以提供自舉電壓。CBOOT 與 RBOOT 結合使用可有效降低內部串聯自舉電阻值，從而在必要時調整開關節點壓擺率。
4	SW	O	開關節點。請勿在此引腳上放置任何外部元件或連接到任何信號。必須將此引腳上的覆銅量保持在最小，以防止出現噪聲和 EMI 問題。
5	VLDOIN	P	輸入偏置電壓。為內部控制電路供電的內部 LDO 的輸入。連接到輸出電壓點以提高效率。將一個可選的優質 0.1μF 至 1μF 電容器從該引腳接地，以提高抗噪性。如果輸出電壓高于 12V，則將該引腳接地。
6	VCC	P	內部 LDO 輸出。用作內部控制電路的電源。不要連接至任何外部負載。一個 1μF 電容器在內部從 VCC 連接到 AGND。
7、11、21、 22	AGND	G	模擬地。內部基準和邏輯的零電壓基準。所有電氣參數都是相對于這個引腳測量的。這些引腳必須連接到 PGND。有關建議的布局，請參閱節 9.4.2布局示例。
8	FB	I	反饋輸入。將反饋電阻分壓器的中點連接到此引腳。將反饋分壓器的上部電阻器 (R_FBT) 連接到所需調節點的 V_OUT。將反饋分壓器的下部電阻器 (R_FBB) 連接至 AGND。請勿保持懸空或接地。
9、10	VOUT1、VOUT2	P	輸出電壓。這些引腳連接到內部降壓電感器。將這些引腳連接到輸出負載，并在這些引腳和 PGND 之間連接外部輸出電容器。
12	RT	I	頻率設置引腳，用于通過在 RT 至 AGND 之間放置一個外部電阻器來在 200kHz 和 2.2MHz 之間設置開關頻率。對于 400kHz，應連接到 VCC。對于 2.2MHz，應接地。請勿保持懸空。
13	PG	O	開漏電源正常狀態監控器輸出，如果 FB 電壓不在指定窗口閾值范圍內，該輸出將置為低電平。需要一個 10kΩ 至 100kΩ 的上拉電阻來上拉至合適的電壓。如不使用，則 PG 既可以保持懸空狀態，也可以連接到 GND。
14	SPSP	I	連接至 VCC 或通過電阻器接地以啟用展頻。連接至 GND 以禁用展頻。如果使用展頻，VCC 連接會關閉展頻頻率校正，而接地電阻器 (10kΩ - 30kΩ) 會調整頻率校正以降低輸出電壓紋波。請勿將該引腳懸空。
15	SYNC/MODE	I	該引腳控制器件的運行模式。模式包括自動模式（自動 PFM/PWM 運行）、強制脈寬調制 (FPWM) 以及與外部時鐘的同步。時鐘在所應用外部時鐘的上升沿觸發。在 FPWM 模式下拉至低電平可啟用 PFM 運行，拉至高電平可啟用 FPWM，或連接到時鐘以與外部頻率同步。請勿將該引腳懸空。與外部時鐘同步時，使用 RT 引腳將內部頻率設置為接近同步頻率，以避免外部時鐘開啟和關閉時產生干擾
16	NC	—	無連接。連接到 GND 或保持懸空。
17	EN	I	穩壓器的精密使能輸入。高電平 = 開啟，低電平 = 關閉。可連接至 VIN。精密使能允許將該引腳用作可調節 UVLO。不能懸空
19、20	PGND	G	電源接地。這是此器件功率級的電流回流路徑。將這些焊盤連接到輸入電源回路、負載回路以及與 VIN 和 VOUT 引腳關聯的電容器。有關建議的布局，請參閱節 9.4.2布局示例。

(1) P = 電源，G = 接地，I = 輸入，O = 輸出