圖 9-7 過流保護典型時序和行為

• 在 t₀ 時：VDRV 被置為高電平，外部 FET 提供負載電流 I_LOAD。I_LOAD 處于正常工作范圍內，低于警報級別設置 4A（標稱值）。ALM1_CMP 和 FLT1_CMP 比較器輸入電壓低于 TPSI3100 的 VREF 設置的比較器閾值 0.31V（標稱值）。ALM1 和 FLT1 故障通過外部上拉電阻器上拉至 VDDP 而被置為高電平。
• 在 t₁ 時：I_LOAD 電流增加并達到 4A（標稱值）的警報級別設置。ALM1_CMP 比較器輸入電壓達到其閾值 0.31V，ALM1 在 t_{ALM_LATENCY} 內置為低電平。由于尚未達到 FLT1_CMP 比較器輸入閾值，因此 VDRV 仍然被置為高電平。FLT1 仍然通過外部上拉電阻器上拉至 VDDP 而被置為高電平。
• 在 t₂ 時：I_LOAD 電流增加并達到 8A（標稱值）的故障級別設置。FLT1_CMP 比較器輸入電壓達到其 0.31V 的閾值，VDRV 被快速置為低電平以禁用外部 FET。FLT1 在 t_{FLT_LATENCY} 內置為低電平。由于 ALM1_CMP 比較器輸入超過其閾值，因此 ALM1 仍然被置為低電平。
• 在 t₃ 時：由于 FET 已關斷，因此 I_LOAD 被移除。FLT1_CMP 和 ALM1_CMP 比較器輸入降至其閾值以下，穩定至 VSSS。VDRV 仍然被置為低電平，使外部 FET 保持關斷達 t_{REC_VDRV}。FLT1 和 ALM1 分別在 t_{FLT_LATENCY} 和 t_{ALM_LATENCY} 內置為高電平，向系統指示故障和警報條件已消除。
• 在 t₄ 時：由于 EN 保持高電平，VDRV 再次置為高電平，已經過 t_{REC_VDRV} 時間，故障條件不再存在。外部 FET 啟用，在正常工作范圍內提供 I_LOAD。

圖 9-8 顯示了典型的波形捕獲。在時間 0μs 時，施加超過 5A 的負載電流 (I_LOAD) 脈沖。由于這高于 4.13A 的警報比較器閾值，因此 ALM1 指示器在 t_{ALM_LATENCY} 內被置為低電平，在這種情況下接近時間 5μs。大約在時間 15μs 時，施加超過 10A 的負載電流脈沖。由于這高于 8.27A 的故障比較器閾值，因此 VDRV 被快速置為低電平以保護功率 FET，I_LOAD 降至 0A。FLT1 在 t_{FLT_LATENCY} 內被置為低電平，在這種情況下接近時間 30μs。在第二個負載電流脈沖上，超過故障和警報比較器閾值。I_LOAD 降至故障和警報比較器閾值以下后，ALM1 和 FLT1 在接近時間 55μs 時置為高電平，指示不存在警報或故障。VDRV 保持被置為低電平，直到經過 t_{REC_VDRV} 時間（接近時間 180μs）。

圖 9-8 過流保護和 VDRV 自動恢復