圖 7-3 展示了兩線模式運行所需的基本設(shè)置，其中需要 EN 信號和 VSSP 接地信號。EN 最高可驅(qū)動至 48V。由于 TPSI3050M 根據(jù) R_PXFR 電阻器設(shè)置的值來限制輸入電流，因此 EN 上不需要限流電阻器（請參閱表 7-2）。在該示例中，TPSI3050M 用于驅(qū)動采用共源極配置的背對背 MOSFET。C_VDDP 為器件的 VDDP 電源軌提供所需的去耦電容。C_DIV1 和 C_DIV2 提供 VDDH/VDDM 電源軌所需的去耦電容，以提供峰值電流來驅(qū)動外部 MOSFET。

圖 7-4 顯示了兩線模式下的典型工作方式。此應(yīng)用將 EN 驅(qū)動至邏輯高電平，并且 TPSI3050M 開始其加電序列。在上電過程中，EN 引腳提供的電流 I_EN 開始對外部電容 C_VDDP 充電，VDDP 上的電壓開始上升，直至達(dá)到 V_{VDDP_H}。在 VDDP 達(dá)到峰值 V_{VDDP_H} 后，TPSI3050M 將 C_VDDP 上存儲的能量傳輸?shù)酱渭墏?cè)并持續(xù)固定時間（典型值為 3.3μs），由此開始對 VDDH（和 VDDM）次級側(cè)電源軌充電，從而使 VDDP 上的電壓放電。在穩(wěn)態(tài)下，這會產(chǎn)生 VDDP 上的平均電壓 V_{VDDP_AVG}。該周期會重復(fù)，直到 VDDH（和 VDDM）次級側(cè)電源軌充滿電。VDDH 完全充電所需的時間取決于多個因素，包括 C_VDDP、C_DIV1、C_DIV2、R_PXFR 的值，以及總體功率傳輸效率。VDDH 完全充電后，VDRV 被置為高電平并保持高電平，同時 EN 引腳保持邏輯高電平。當(dāng)應(yīng)用將 EN 引腳驅(qū)動至邏輯低電平時，VDDP 上的電荷開始放電。在 VDDP 達(dá)到其 UVLO 下降閾值之前，TPSI3050M 從初級側(cè)到次級側(cè)發(fā)送信息，以使 VDRV 無效并將其驅(qū)動為低電平。由于不再傳輸功率，因此所有電源軌開始完全放電。

圖 7-3 兩線模式簡化版原理圖

圖 7-4 兩線模式

在兩線模式下，直接由 EN 引腳供電。當(dāng) EN 被置為高電平時，TPSI3050M 在時間周期變化時將功率傳輸?shù)酱渭墏?cè)并持續(xù)固定的時間（標(biāo)稱值 3.3μs）。由于功率傳輸?shù)倪t滯控制（其可確保通過 EN 引腳提供的平均電流保持不變），因此該周期會變化。從 PXFR 到 VSSP 引腳選擇七個合適電阻值中的一個電阻值 R_PXFR，可對平均電流的大小以及傳輸?shù)墓β柿窟M(jìn)行設(shè)定。R_PXFR 的更高設(shè)置會將 I_EN 增大，這會增加 EN 引腳的平均功耗并增加傳輸?shù)酱渭墏?cè) VDDH 電源的功率。同樣，R_PXFR 的較低設(shè)置會降低 I_EN，從而降低 EN 引腳消耗的平均功率，并減少傳輸?shù)酱渭墏?cè)的功率。

表 7-2 總結(jié)了兩線模式電源選擇。