ZHCSUN6A April 2025 – August 2025 TPS7H3024-SP
PRODMIX
此設計需要使用窗口比較器來監控兩個電壓軌，以確保可靠運行。由于使用了窗口監控，可以監控系統規格的上限和下限。此外，還使用看門狗計時器來監控相干處理器執行。使用驅動 SR_UVLO 引腳的外部電阻分壓器，將監控器 IC 設置為從標稱 12V 軌的 86% 左右（或 10.31V）開始。
所有標志都假設由內務處理器監控，且 WDO 用于驅動處理器的非屏蔽中斷。表 9-1 中定義了所有設計條件。
| 參數 | 設計要求 | 設計結果 |
|---|---|---|
| 系統標稱電壓 | 監控到監控器的 12V 輸入電壓，并在電壓高于 10.3V (86%) 至少 2.8ms 時啟用 IC。當電壓遞減至 8.5V（或 71%）以下時，系統會被禁用。 | TPS7H3024 可通過使用 SR_UVLO 精確地從外部啟用。在溫度、電壓和 TID 范圍內，內部基準精度達 3.1%。為了實現最小誤差，建議用戶使用容差為 0.1% 的電阻器。 |
| VOUT1 = 3.3V（標稱） | 欠壓，具有： VOUT1_RISE_UV = 98% 且 | VOUT1_RISE_UV = 3.25V VOUT1_FALL_UV = 3.15V |
| 過壓，具有： VOUT1_RISE_OV = 105% 且 | VOUT1_RISE_OV = 3.45V VOUT1_FALL_OV = 3.35V | |
| VOUT2 = 1.8V（標稱） | 欠壓，具有： VOUT2_RISE_UV = 98% 且 | VOUT2_RISE_UV = 1.77V VOUT2_FALL_UV = 1.75V |
| 過壓，具有： VOUT2_RISE_OV = 103% 且 | VOUT2_RISE_OV = 1.86V VOUT2_FALL_OV = 1.84V | |
| 無故障狀態期間的 RESETx 延遲 | 260μs 標稱延遲 | RDLY_TMR = 10.5k? |
| 看門狗計時器超時 | 1 秒標稱 | RWD_TMR = 118k? |