ZHCSUN6A April 2025 – August 2025 TPS7H3024-SP
PRODMIX
8.3.5.1 推挽輸出
推挽輸出的上拉電壓由用戶從外部提供。PULL_UP1（輸入）是所有 RESETx 輸出（RESET1 至 RESET4）的上拉電壓域，而 PULL_UP2（輸入）是 PWRGD 和 WDO 輸出的上拉電壓域。請參閱圖 8-10 至圖 8-13。
注： IN、PULL_UP1 和 PULL_UP2 沒有時序要求。
每個輸出級由一個高側 PMOS 和低側 NMOS (CMOS) 對組成。當 VPULL_UPx ≥ 3.3V 時，PMOS 電阻典型值為 9Ω（最大值為 20Ω），而 NMOS 電阻典型值為 16Ω（最大值為 36Ω）。PULL_UP1 和 PULL_UP2 的電壓范圍為 1.6V 至 7V，可以獨立偏置或連接到同一電壓軌，但兩者必須同時偏置。PMOS 橋臂的輸出電阻與 PULL_UPx 電壓相關。PULL_UPx 電壓越低，PMOS 電阻越高。
當 VIN < VPOR_IN（最大值為 2V）或 VPULL_UPx > VPOR_PULL_UPx（最大值為 1.1V）時，輸出處于已知的下拉狀態(tài)。在這種情況下，當器件將 100μA 的電流灌入輸出時，輸出的灌電流能力會下降，且 VOL ≤ 320mV：
- RESETx
- PWRGD
- WDO
一旦輸入電壓范圍處于 3V 至 14V 的建議輸入電壓范圍內(nèi)，每個輸出都有 ±10mA 的最大電流輸出能力。
圖 8-10 UV 通道類型的 RESETx 推挽輸出級
圖 8-12 UV 通道類型的 WDO 推挽輸出級
圖 8-11 UV 通道類型的 PWRGD 推挽輸出級
A. 只有 RESETx 依賴于通道類型：UV 或 OV。這取決于 MODE 輸入引腳的邏輯值。
圖 8-13 OV 通道類型的 RESETx 推挽輸出級