SR_UVLO(系統(tǒng)復位和欠壓鎖定)輸入引腳允許外部控制器通過將所有輸出一次性置為有效(或強制置為低電平)來傳播外部故障。當 SR_UVLO 為低電平 (< VTH_SR_UVLO_FALLING) 時,器件會進入關斷模式,并且所有輸出都將強制置為邏輯低電平。由于 SR_UVLO 是精確 (± 3.17%) 比較器的輸入,且上升閾值電壓 VTH_SR_UVLO_RISING = 602mV,因此設計人員可根據(jù)需要使用此引腳來設置外部欠壓鎖定(請參閱圖 8-2)。比較器中整合了 103mV 的固定遲滯。
通常,設計人員知道啟用 TPS7H3024 所需的電壓。利用這些信息,可以使用方程式 1 計算電阻分壓器值。通常,頂部電阻器固定為 10k? 的值,但也可以使用其他值。采用較大電阻值的電阻器能夠更大限度地降低功耗,但是,由于上拉電阻“較弱”,噪聲可能耦合到輸出信號中。
方程式 1.
其中:
- VTH_SR_UVLO_RISING 是 SR_UVLO 上的上升電壓期間的內(nèi)部基準(典型值為 602mV)。
- VIN_UVLO_DESIRED 是在 VIN 上的上升電壓期間啟用器件所需的外部電壓。
- RTOP_SR_UVLO 是分壓器所選的頂部電阻器。
設計人員了解實際(真實)的電阻分壓器值后,可以使用方程式 3 和方程式 4 計算標稱上升和下降外部欠壓鎖定,如下所示:
方程式 3.
方程式 4.
在方程式 4 中,設計人員可以使用在溫度、電壓和輻射 (TID) 范圍內(nèi)的中間值,如下所示:
方程式 5.
在啟動期間,器件需要穩(wěn)定的輸入電壓 (UVLORISE ≤ VIN ≤ 14) 持續(xù)至少 2.8ms (tSTART_UP_DELAY)。這是為了確保超出所有內(nèi)部時間常數(shù)。這還能確保 VTH_SENSEx 基準穩(wěn)定下來,且精度在規(guī)格范圍內(nèi) (1%)。當 VIN 是快速上升電壓時,可以向電阻分壓器添加外部延遲電容,以在超出 tSTART_UP_DELAY 后啟用器件,如圖 8-2 所示。要選擇 SR_UVLO 引腳的電容 (CDELAY),我們可以使用方程式 6。
方程式 6.
其中:
- tDELAY (s) 是所需的延遲時間,單位為秒(在 VIN > UVLORISE 后至少為 2.8ms)。
- RTH 是戴維南等效電阻,它是 RTOP_SR_UVLO 和 RBOTTOM_SR_UVLO 之間的并聯(lián)電阻,單位為歐姆。
- VTH 是戴維南等效電壓,它是穩(wěn)態(tài)運行期間 VSR_UVLO 的電壓,單位為伏特。
- V(t) 是將啟動序列 SR_UVLO 的電壓 (VSR_UVLO)。在本例中為 0.602V。
- 我們可以使用方程式 2 中指定的溫度和電壓的中間值。