ZHCSYB4A May 2025 – July 2025 TPS7B4259-Q1
PRODUCTION DATA
7.1.1 壓降電壓
壓降電壓 (VDO) 定義為導通晶體管完全導通時 VIN – VOUT 之差。VIN 是輸入電壓，VOUT 是輸出電壓。當輸入電壓下降到誤差放大器將導通晶體管的柵極驅動至電源軌時，就會出現這種情況。在這種情況下，控制環路沒有剩余的工作余量。在該運行點，導通晶體管驅動為完全導通。壓降電壓直接指定器件保持穩定輸出電壓所需的最小 VIN?VOUT 差值。如果輸入電壓降至低于標稱輸出調節，輸出電壓也會下降，減少掉壓降電壓 (VDO)。
在壓降模式下，不再調節輸出電壓，瞬態性能會嚴重下降。該器件會丟失 PSRR，并且負載瞬態可能會導致較大的輸出電壓偏差。
對于 CMOS 穩壓器，壓降電壓由導通晶體管的漏源導通狀態電阻 (RDS(ON)) 決定。因此，如果線性穩壓器的工作電流小于最大額定輸出電流 (IRATED)，該電流的壓降電壓會相應地變化。建議運行條件 表中列出了 IRATED。以下公式用于計算器件的 RDS(ON)。
方程式 3. 