TPS65220 可實現靈活的電源軌時序控制。電源軌（包括用于外部電源軌的 GPO1、GPO2、GPIO 和 nRSTOUT 引腳）的順序由 NVM 定義。在啟動上電序列之前，該器件會檢查是否所有電源軌上的電壓都降至 SCG 閾值以下，從而避免啟動到預偏置電源軌。該序列基于時序。此外，前一個電源軌必須已超過 UV 閾值，否則不會啟用后一個電源軌。如果已屏蔽 UV，則即使未達到 UV 閾值，也會繼續執行序列。對于配置為旁路模式或 LSW 模式的 GPO1、GPO2 GPIO 和 LDO，系統不會監測它們是否欠壓，因此它們的輸出不會限制后續電源軌。

如果由于電源軌上未屏蔽的故障而導致序列中斷，則器件會斷電。TPS65220 會嘗試再上電兩次。如果這兩次重試均未能進入 ACTIVE 狀態，則器件會保持 INITIALIZE 狀態，直至 VSYS 下電后重新上電。雖然建議將此重試計數器保持運行狀態，但可以通過設置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位來禁用該計數器。

若要禁用重試計數器，請設置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位。設置后，器件會嘗試無限次重試。

TPS65220 可以獨立配置斷電序列，與上電序列無關。在非易失性存儲器中配置這些序列。

初始上電時，器件會監控 VSYS 電源電壓，僅當 VSYS 超過 VSYS_{POR_Rising} 閾值時才允許上電并轉換到 INITIALIZE 狀態。

上電序列配置如下：

• 每個電源軌的時隙（即，在序列中的位置）以及 GPO1、GPO2、GPIO 和 nRSTOUT 使用相應的 *_SEQUENCE_SLOT 寄存器、上電序列的四個 MSB 和斷電序列的四個 LSB 來定義。
• 每個時隙的持續時間在 POWER_UP_SLOT_DURATION_x 寄存器中定義，可以配置為 0ms、1.5ms、3ms 或 10ms。總共可以配置 16 個時隙，如果需要支持更多電源軌，則允許序列跨越多個 TPS65220 器件。
• 除了上面定義的時序之外，上電序列還由 UV 監視器進行控制：只有在前一個電源軌超過欠壓閾值后，才會啟用后續電源軌（除非已屏蔽 UV）。如果一個電源軌在 t_RAMP（即，t_{RAMP_LSW}、t_{RAMP_SLOW}和 t_{RAMP_FAST}）結束時未達到 UV 閾值，則序列會中止，且器件在時隙持續時間結束時定序關閉。對于相應的電源軌，器件將在 INT_SOURCE 寄存器中設置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，在 INT_BUCK_x_y 或 INT_LDO_x_y 寄存器中設置 BUCKx_UV 或 LDOx_UV 位，以及在 INT_TIMEOUT_RV_SD 寄存器中設置 TIMEOUT 位。
• 序列的啟動受到所有電源軌成功放電的影響，而無論是否在序列期間啟用。當器件無法將所有電源軌放電至低于 SCG 閾值時，如果在 4ms 至 5ms 后仍然存在剩余電壓，且器件仍處于 INITIALIZE 狀態，器件會在 INT_SOURCE 寄存器中設置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，以及 BUCKx_RV 或 LDOx_RV 位。
• 序列的啟動受到內核溫度的限制：如果任何一個熱檢測未屏蔽，那么當由于熱事件而進入 INITIALIZE 狀態時，在所有傳感器上的溫度降至低于 T_{WARM_falling} 閾值之前，或者從 OFF 狀態進入 INITIALIZE 狀態時，在所有傳感器上的溫度低于 T_{WARM_rising} 閾值之前，器件不會上電。如果屏蔽了所有熱傳感器（熱檢測不會導致斷電），則在所有傳感器上的溫度低于 T_{HOT_falling} 閾值之前，器件不會上電

ON 請求會進行抗尖峰脈沖處理，避免在噪聲情況下觸發。在抗尖峰脈沖時間之后，在序列的第一個時隙開始之前，器件需要大約 300μs。如果預偏置電源軌的放電未在該時間內完成，則系統會進一步限制該序列的啟動，直到所有電源軌放電至低于 SCG 電壓電平。

下圖以 NVM-ID 0x01、版本 0x2 為例，展示了上電序列：

圖 6-2 上電時序（示例）

有關 ON 請求的詳細信息，請參閱“按鈕和使能輸入 (PB/EN/VSENSE)”。