EN/PB/VSENSE 引腳用于啟用 PMIC。可以通過三種方式配置該引腳：

• 器件使能 (EN)：
  • 需要將此引腳拉至高電平以啟用器件。將這個(gè)引腳拉至低電平會禁用器件。
  • EN 引腳的抗尖峰脈沖時(shí)間由 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位來配置。
  • 如果 EN 輸入在配置的 t_{DEGL_EN_RISE} 時(shí)間內(nèi)高于 V_IL 低閾值，則上電序列開始。
  • 為了表示 EN/PB/VSENSE 引腳的上電事件，器件會在 POWER_UP_STATUS_REG 寄存器中設(shè)置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不會將 nINT 引腳置為有效。寫入 W1C 將該位清零。
  • 如果 EN 輸入在 t_{DEGL_EN_FALL} 內(nèi)低于 V_IH 閾值，則斷電序列開始。
  • 如果出現(xiàn)關(guān)斷故障，則無需更新 ON 請求。如果 EN 輸入仍高于 V_IH 閾值，器件會自動執(zhí)行上電序列。（EN 視為對電平敏感）
  • 如果發(fā)生冷復(fù)位（無論是通過 RESET 引腳還是 I2C 請求），無需更新 ON 請求。如果 EN 輸入仍高于 V_IH 閾值，器件會自動執(zhí)行上電序列。（EN 視為對電平敏感）
• 按鈕 (PB)：
  • PB 引腳是用于為 PMIC 上電的 CMOS 類型輸入。通常情況下，PB 引腳連接到一個(gè)接地的瞬時(shí)開關(guān)和一個(gè)外部上拉電阻器。
  • 按鈕的保持時(shí)間由 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位來配置。
  • 如果 PB 輸入在配置的 t_{PB_ON} 低于 V_IL 閾值低電平，則上電序列開始。
  • 為了表示 EN/PB/VSENSE 引腳的上電事件，器件會在 POWER_UP_STATUS_REG 寄存器中設(shè)置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不會將 nINT 引腳置為有效。寫入 W1C 將該位清零。
  • PB 引腳有一個(gè)上升沿抗尖峰脈沖 t_{PB_RISE_DEGL} 來過濾開關(guān)抖動
  • 如果 PB 輸入保持低電平的時(shí)間達(dá)到 t_{PB_OFF}（不可配置），則斷電序列開始。
  • 如果出現(xiàn)關(guān)斷故障，則無需更新 ON 請求。該器件在不按下按鈕按鈕的情況下自動執(zhí)行上電序列。
  • 如果發(fā)生冷復(fù)位（無論是通過 RESET 引腳還是 I2C 請求），無需更新 ON 請求。該器件在不按下按鈕按鈕的情況下自動執(zhí)行上電序列。
  • 僅當(dāng) VSYS 高于 VSYS_POR 閾值時(shí)，才會識別按鈕按下操作，或者在 VSYS 高于 VSYS_POR 閾值后，必須將按鈕按下足夠長的時(shí)間。
  • 以下位表示按下按鈕事件：
    • PB_FALLING_EDGE_DETECTED：自從上次將此位清零以來，按下按鈕的時(shí)間間隔長于 t_{PB_INT_DEGL}。設(shè)置此位后，將 nINT 引腳置為有效（如果將 MASK_INT_FOR_PB 位配置為“0”）。寫入 W1C 以清零。
    • PB_RISING_EDGE_DETECTED：自從上次將此位清零以來，釋放按鈕的時(shí)間間隔長于 t_{PB_INT_DEGL}。設(shè)置此位后，將 nINT 引腳置為有效（如果將 MASK_INT_FOR_PB 位配置為“0”）。寫入 W1C 以清零。
    • PB_REAL_TIME_STATUS：PB 引腳的抗尖峰脈沖 (t_{PB_INT_DEGL}) 實(shí)時(shí)狀態(tài)。僅當(dāng) EN/PB/VSENSE 引腳配置為 PB 時(shí)有效。此位不會將 nINT 引腳置為有效。

• 電源故障比較器輸入 (VSENSE)：
  • 此引腳從前置穩(wěn)壓器的電源線連接到電阻分壓器，可用于檢測前置穩(wěn)壓器的電源電壓。
  • VSENSE 引腳的抗尖峰脈沖時(shí)間可通過 MFP_2_CONFIG 寄存器中的 EN_PB_VSENSE_DEGL 位來配置。
  • 通過使 VSYS 高于 VSYS_{POR_Rising} 閾值，且 VSENSE 輸入高于 V_VSENSE 閾值（非抗尖峰脈沖）來控制上電。
  • 如果 VSENSE 輸入上升至高于 V_VSENSE，則上電序列開始。
  • 為了表示 EN/PB/VSENSE 引腳的上電事件，器件會在 POWER_UP_STATUS_REG 寄存器中設(shè)置 POWER_UP_FROM_EN_PB_VSENSE 位。此位不會將 nINT 引腳置為有效。寫入 W1C 將該位清零。
  • 如果 VSENSE 輸入在 t_{DEGL_VSENSE_FALL} 降至低于 V_VSENSE 閾值，則斷電序列開始，以便避免由于 VSYS 電源電壓損耗而導(dǎo)致不按正常順序斷電。
  • 如果出現(xiàn)關(guān)斷故障，則無需更新 ON 請求。如果 VSENSE 輸入仍高于 V_VSENSE 閾值，器件會自動執(zhí)行上電序列。
  • 如果發(fā)生冷復(fù)位（無論是通過 RESET 引腳還是 I2C 請求），無需更新 ON 請求。如果 VSENSE 輸入仍高于 V_VSENSE 閾值，器件會自動執(zhí)行上電序列。
• 通過 I2C 命令發(fā)出的 OFF 請求
  • 也可以通過向 MFP_CTRL 寄存器中的 I2C_OFF_REQ 位發(fā)送 I2C 命令來觸發(fā) OFF 請求。
  • 發(fā)出 OFF 請求后，需要發(fā)出新的 ON 請求：
    • 對于 EN 配置，EN 輸入需要一個(gè)上升沿（EN 視為邊沿敏感型）
    • 對于 PB 配置，需要按下按鈕才能發(fā)出有效的 ON 請求
    • 對于 VSENSE 配置，VSENSE 輸入需要一個(gè)上升沿（VSENSE 視為邊沿敏感型）。可以通過對前置穩(wěn)壓器進(jìn)行下電上電來觸發(fā)這個(gè) ON 請求。
    • EN 或 VSENSE 配置的下降沿抗尖峰脈沖時(shí)間 t_{DEGL_EN/VSENSE_I2C} 短于由引腳觸發(fā)的關(guān)閉請求的抗尖峰脈沖時(shí)間（t_{DEGL_EN_Fall} 和 t_{DEGL_VSENSE_Fall}）。PB 配置的抗尖峰脈沖時(shí)間保持不變。

• 首次電源檢測 (FSD)
  • 即使 EN/PB/VSENSE 引腳處于 OFF_REQ 狀態(tài)，首次電源檢測 (FSD) 也支持在施加電源電壓后就上電。
  • FSD 可與任何 ON 請求配置（EN、PB 或 VSENSE）結(jié)合使用。
  • 可通過在 MFP_2_CONFIG 寄存器中設(shè)置 PU_ON_FSD 位來啟用 FSD。
  • 首次上電時(shí)，將 EN/PB/VSENSE 引腳視為具有有效的 ON 請求。
  • VSYS 高于 VSYS_{POR_Rising} 閾值之后，PMIC 就會
    • 加載 EEPROM
    • 進(jìn)入 INITIALIZE 狀態(tài)
    • 執(zhí)行放電檢查
    • 啟動上電序列，而不管 EN/PB/VSENSE 引腳狀態(tài)如何。
  • 為了表示基于 FSD 的上電，器件會在 POWER_UP_STATUS_REG 寄存器中設(shè)置 POWER_UP_FROM_FSD 位。nINT 引腳不會基于此位進(jìn)行切換。寫入 W1C 將該位清零。
  • 此后，EN/PB/VSENSE 引腳視為具有有效的 ON 請求，直至我們進(jìn)入 ACTIVE 狀態(tài)（上電序列的最后一個(gè)時(shí)隙到期）。
  • 此后，器件保持抗尖峰脈沖后的 EN/PB/VSENSE 引腳狀態(tài)：如果在進(jìn)入 ACTIVE 狀態(tài)之前或處于 ACTIVE 狀態(tài)時(shí)引腳狀態(tài)發(fā)生了變化，則器件會保持該引腳狀態(tài)。例如，如果 EN/PB/VSENSE 引腳配置為 EN，則在器件進(jìn)入 ACTIVE 狀態(tài)時(shí)，如果 EN 引腳處于低電平（持續(xù)時(shí)間超過抗尖峰脈沖時(shí)間），器件會斷電。
  • 因?yàn)?PMIC 僅在序列的最后一個(gè)時(shí)隙到期后才會進(jìn)入 ACTIVE 狀態(tài)，所以無論引腳狀態(tài)如何，ON 請求被視為有效的持續(xù)時(shí)間都可以通過 nRSTOUT 時(shí)隙（以及之后的空時(shí)隙）的長度進(jìn)行控制。