布局對于實現良好的電源設計至關重要。節 8.4.2 顯示了建議的 PCB 布局配置。
下面列出了使用該器件時的 PCB 布局注意事項：
- 將功率元件（包括輸入和輸出電容器、電感器和 IC）放置在 PCB 的頂面。要屏蔽小信號布線并使其與有噪聲的電力線隔離，請至少插入一個實心接地內部平面。
- PVIN 至 PGND 去耦電容器對于 FET 的穩健性非常重要。除了大容量 0603 或 0805 陶瓷電容器外，TI 強烈建議在 PVIN 引腳 20（頂層）上使用額定值為 25V 的 X7R 類 0.1μF、0402 陶瓷電容器，以旁路掉 PVIN 至 PGND 環路中的任何高頻電流。TI 建議采用 25V 額定值，但如果應用中具有嚴格調節的 12V 輸入總線，則可以將額定值降低至 16V。
- 當一個或多個 PVIN 至 PGND 去耦電容器放置在底層時，會引入額外的阻抗，從而將 IC PVIN 節點旁路至 IC PGND 節點。在 PVIN 焊盤（由引腳 20 至引腳 24 構成）上放置至少 3 倍的 PVIN 過孔，在散熱焊盤（IC 下方）上放置至少 9 倍的 PGND 過孔，這對于更大限度降低底層旁路電容器的額外阻抗非常重要。
- 除散熱焊盤下方的 PGND 過孔外，必須至少將 4 個 PGND 過孔放置在盡可能靠近 PGND 引腳 7 至引腳 10 的位置。至少需要將 2 個 PGND 過孔盡可能靠近 PGND 引腳 19 放置。此操作可以更大限度減小 PGND 抖動并降低熱阻。
- 將 VDRV 至 PGND 去耦電容器盡可能靠近器件放置。TI 建議使用 2.2μF/6.3V/X7R/0603 或 4.7μF/6.3V/X6S/0603 陶瓷電容器。為降低 ESR 和 ESL，該旁路電容器的額定電壓必須至少為 6.3V 但不超過 10V。為更大限度減少直流偏置效應造成的電容降，建議的電容器尺寸為 0603。確保 VDRV 至 PGND 去耦環路最小，并確保布線走線足夠寬，以便降低阻抗。
- 將 VCC 至 AGND 去耦電容器盡可能靠近 IC 放置在同一側。使用一個 1Ω 0402 5% 或更好的電阻器將 VCC 引腳連接到 VDRV 引腳。在 VCC 引腳和 VDRV 引腳之間放置一個 1Ω 電阻可以在 VCC 引腳上形成一個 RC 濾波器，可大幅降低功率級驅動器電路的噪聲影響。TI 建議使用 2.2μF/6.3V/X7R/0603 或 4.7μF/6.3V/X6S/0603 陶瓷電容器。為降低 ESR 和 ESL，該旁路電容器的額定電壓必須至少為 6.3V 但不超過 10V。
- 對于遙感，VOSNS/GOSNS 引腳與遠程位置之間的連接必須采用一對寬度至少為 12mil 的 PCB 布線，并且必須在 0.1μF 或更高的高頻旁路電容器上實現開爾文檢測。遙感信號的接地連接必須連接到 GOSNS 引腳。遙感信號的 VOUT 連接必須連接到 VOSNS 引腳。為了保持穩定的輸出電壓并更大限度減小紋波，這個遙感線路差分對必須遠離任何噪聲源（例如電感器和 SW 節點）或高頻時鐘線路。TI 建議用上下兩個接地平面屏蔽這對遙感線路。
- 對于單端檢測，請將 VOSNS 引腳連接到 0.1μF 或更高的高頻本地旁路電容器，并使用最短的布線將 GOSNS 短接至 AGND。
- AGND 必須連接到實心 PGND 平面。TI 建議將兩個 AGND 過孔放置在靠近引腳的位置以將 AGND 從頂層布線到底層，然后通過底層上的網絡連接或 0Ω 電阻將 AGND 布線連接到 PGND 過孔（IC 下方）。
- 可通過在 PMB_ADDR 引腳和 AGND 之間連接一個電阻器來設置地址。不要在該引腳上放置任何電容器。該引腳上的電容器可能會導致錯誤的地址檢測結果。
- 當器件配置了外部分壓器時，高側電阻器從 VOSNS 連接到 VSEL/FB 引腳，低側反饋電阻器連接到器件附近的 VSEL/FB 到 GOSNS 引腳。
- MSEL1 電阻器、MSEL2 電阻器、PMB_ADDR 電阻器和 VSEL/FB 電阻器（使用內部反饋分壓器時）的返回路徑是安靜的 AGND 島。