ZHCSXK0B March 2022 – May 2025 TPS388R0-Q1
PRODUCTION DATA
7.4.2 TPS38800-Q1 上電
TPS38800-Q1/TPS388R0-Q1 上電時，可選擇執行 BIST（取決于 TEST_CFG.AT_POR 寄存器位）；完成 BIST 并從 OTP 加載配置（由 ECC 提供輔助，支持 SEC-DED）后，I2C 和故障報告（通過 NIRQ）會立即變為激活狀態。
配置加載 ECC 和 BIST 結果的詳細信息在 TEST_INFO 寄存器中報告。
檢測到 ACT 上升沿后，TPS38800-Q1/TPS388R0-Q1 開始序列超時，其中通過自動屏蔽寄存器 AMSK_ON 選擇的輸入在欠壓高頻 (UVHF) 條件下開始屏蔽（禁用）中斷。所選輸入被屏蔽，直至輸入超過 MON OFF 閾值或序列超時到期。SLEEP 將被忽略，直到 ACT 為高電平并且序列超時已結束。然后，TPS38800-Q1/TPS388R0-Q1 將對 SLEEP 轉換執行操作，以監控/記錄睡眠進入/退出序列。
圖 7-12 TPS38800-Q1/TPS388R0-Q1 上電信令和內部狀態BIST 完成可通過中斷或寄存器輪詢來檢測：
- 中斷：如果 IEN_TEST.BIST_C=1，會設置 INT_TEST.I_BIST_C 標志并且 NIRQ 置為有效
- 輪詢：可以輪詢 VMON_STAT 寄存器來讀取 ST_BIST_C 位