ZHCSCX9 October 2014 RM41L232
PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.
| 縮寫 | 全名 |
|---|---|
| MibADC | 多緩沖模擬數字轉換器 |
| CCM-R4 | CPU 比較模塊 – Cortex-R4 |
| CRC | 循環冗余校驗 |
| DCAN | 控制器局域網 |
| DCC | 雙時鐘比較器 |
| ESM | 錯誤信令模塊 |
| GIO | 通用輸入/輸出 |
| HTU | 高端定時器傳輸單元 |
| LIN | 本地互連網絡 |
| MibSPI | 多緩沖串行外設接口 |
| N2HET | 平臺高端定時器 |
| RTI | 實時中斷模塊 |
| SCI | 串行通信接口 |
| SPI | 串行外設接口 |
| VIM | 矢量中斷管理器 |
多緩沖模數轉換器 (MibADC) 有一個用于其模擬電路的獨立電源總線,此電源總線通過防止邏輯電路上的數字開關噪聲(可能出現在 VSS和 VCC上)耦合進入模數轉換模擬級來提高模數轉換的性能。 所有模數轉換技術規范相對于 ADREFLO指定,除非另外注明。
| 說明 | 值 |
|---|---|
| 分辨率 | 12位 |
| 單片 | 保證 |
| 輸出轉換代碼 | 00h 到 FFFh [00 表示 VAI ≤ ADREFLO;FFF 表示 VAI ≥ ADREFHI] |
ADC 模塊支持 3 個轉換組:事件組,組 1,組 2。 這 3 個組中的每一個可被配置為由硬件事件觸發。 在這個情況下,應用能夠從將被用來觸發一個組的轉換的 8 個事件源中選擇事件源。
| 事件編號 | 源選擇位 用于 G1、G2 或事件 (G1SRC[2:0]、G2SRC[2:0] 或 EVSRC[2:0]) |
觸發 |
|---|---|---|
| 1 | 000 | ADEVT |
| 2 | 001 | N2HET[8] |
| 3 | 010 | N2HET[10] |
| 4 | 011 | RTI 比較 0 中斷 |
| 5 | 100 | N2HET[12] |
| 6 | 101 | N2HET[14] |
| 7 | 110 | N2HET[17] |
| 8 | 111 | N2HET[19] |
NOTE
對于 ADEVT,N2HET 觸發源,到 MibSPI2 模塊觸發輸入的連接來自輸入緩沖器的輸出一側。 用這種方法,或者通過將功能配置為墊上的輸出,或者通過驅動來自一個作為輸入的外部觸發源的功能,一個觸發條件可被生成。如果復用控制器模塊被用于選擇不同的功能性,而不是 ADEVT 或 N2HET[x],那么從觸發轉換中禁用這些信號時應該小心;在輸入連接上沒有復用。
NOTE
對于 RTI 比較 0 中斷源,從 RTI 模塊的輸出直接連接。 也就是說,中斷條件可被用作一個觸發源,即使實際的中斷并未傳送給 CPU 也是這樣。
| 參數 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|
| ADREFHI | 模數高電壓基準源 | ADREFLO | VCCAD | V |
| ADREFLO | 模數低電壓基準源 | VSSAD | ADREFHI | V |
| VAI | 模擬輸入電壓 | ADREFLO | ADREFHI | V |
| IAIC | 模擬輸入鉗位電流 (VAI<VSSAD-0.3 或 VAI>VCCAD+0.3) |
-2 | 2 | mA |
| 參數 | 說明/條件 | 最小值 | 類型 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|---|
| R復用 | 模擬輸入多路復用接通電阻 | 請參閱Figure 6-1 | 95 | 250 | Ω | ||
| Rsamp | ADC 采樣開關導通電阻 | 請參閱Figure 6-1 | 60 | 250 | Ω | ||
| C復用 | 輸入多路復用電容 | 請參閱Figure 6-1 | 7 | 16 | pF | ||
| Csamp | ADC 采樣電容 | 請參閱Figure 6-1 | 8 | 13 | pF | ||
| IAIL | 模擬關閉狀態輸入泄露漏電流 | VCCAD = 3.6V 最大值 | VSSAD < VIN < VSSAD + 100mV | -300 | -1 | 200 | nA |
| VSSAD+100mV<VIN<VCCAD-200mV | -200 | -0.3 | 200 | nA | |||
| VCCAD-200mV<VIN<VCCAD | -200 | 1 | 500 | nA | |||
| IAOSB | 模擬導通狀態輸入偏置電流 | VCCAD = 3.6V 最大值 | VSSAD < VIN < VSSAD + 100mV | -8 | 2 | µA | |
| VSSAD+100mV<VIN<VCCAD-200mV | -4 | 2 | µA | ||||
| VCCAD-200mV<VIN<VCCAD | -4 | 12 | µA | ||||
| IADREFHI | ADREFHI輸入電流 | ADREFHI=VCCAD,ADREFLO=VSSAD | 3 | mA | |||
| ICCAD | 靜態電源電流 | 正常運行模式 | 請參閱Section 4.7 | mA | |||
| 斷電模式中的 ADC 內核 | 5 | µA | |||||
Figure 6-1 MibADC 輸入等效電路
| 參數 | 最小值 | 標稱值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| tc(ADCLK)(2) | 周期,MibADC 時鐘 | 33 | ns | ||
| td(SH)(3) | 延遲時間,采樣和保持時間 | 200 | ns | ||
| td(PU-ADV) | 從 ADC 加電到可以對輸入進行首次采樣的延遲時間 | 1 | µs | ||
| 12 位模式 | |||||
| td(C) | 延遲時間,轉換時間 | 400 | ns | ||
| td(SHC)(1) | 延遲時間,總采樣/保持和轉換時間 | 600 | ns | ||
| 10 位模式 | |||||
| td(C) | 延遲時間,轉換時間 | 330 | ns | ||
| td(SHC)(1) | 延遲時間,總采樣/保持和轉換時間 | 530 | ns | ||
| 參數 | 說明/條件 | 最小值 | 類型 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|---|---|
| CR | 額定精度被保持時的轉換范圍 | ADREFHI- ADREFLO | 3 | 3.6 | V | |||
| ZSET | 偏移誤差 | 第一個理想轉換(從代碼 000h 至 001h)和實際轉換間的差異 | 10 位模式 | 帶 ADC 校準 | 1 | 最低有效位 (LSB) | ||
| 無 ADC 校準 | 2 | LSB | ||||||
| 12 位模式 | 帶 ADC 校準 | 2 | LSB | |||||
| 無 ADC 校準 | 4 | LSB | ||||||
| FSET | 增益誤差 | 最后一個理想轉換 (從代碼 FFEh 到 FFFh) 和實際轉換減去偏移量之間的差異。 | 10 位模式 | 2 | LSB | |||
| 12 位模式 | 3 | LSB | ||||||
| EDNL | 微分非線性誤差 | 實際步長寬度和理想值之間的差異。 (請參閱 Figure 6-2) | 10 位模式 | ± 1.5 | LSB | |||
| 12 位模式 | ± 2 | 最低有效位 (LSB) | ||||||
| EINL | 積分非線性誤差 | 從穿過 MibADC 的最佳直線的最大偏差。 MibADC 傳輸特性,但不包括量化誤差。 (請參閱 Figure 6-3) | 10 位模式 | ± 2 | LSB | |||
| 12 位模式 | ± 2 | LSB | ||||||
| ETOT | 總體未調整誤差 | 模擬值和理想中值之間的最大差值。 (請參閱 Figure 6-4) | 10 位模式 | 帶 ADC 校準 | ± 2 | 最低有效位 (LSB) | ||
| 無 ADC 校準 | ± 4 | LSB | ||||||
| 12 位模式 | 帶 ADC 校準 | ± 4 | LSB | |||||
| 無 ADC 校準 | ± 7 | LSB | ||||||
如圖Figure 6-2所示的微分非線性誤差(有時也被稱為微分線性)是實際步長寬度與 1 LSB 理想值之間的差異。
Figure 6-2 微分非線性 (DNL) 誤差
如圖Figure 6-3所示的積分非線性誤差(有時稱為線性誤差)是從一條直線上的實際傳遞函數值的偏差。
Figure 6-3 積分非線性 (INL) 誤差
此器件上的 GPIO 模塊支持一個端口 GIOA。 I/O 引腳是雙向的并且位可編程。 GIOA 支持外部中斷功能。
GPIO 模塊具有如下特性:
有關輸入和輸出時序的信息,請參閱Section 4.11和Section 4.12
N2HET1 是一款高級智能定時器,此定時器能夠為實時應用提供精密的計時功能。 該定時器為軟件控制型,采用一個精簡指令集,并具有一個專用的定時器微級機和一個連接的 I/O 端口。 N2HET 可被用于脈寬調制輸出,捕捉或比較輸入,或通用 I/O。 它特別適合于要求多個傳感器信息并且用復雜和準確時間脈沖來驅動制動器的應用。
N2HET 模塊有以下特性:
定時器 RAM 使用 4 個 RAM 組,每個組有兩個端口訪問功能。 這意味著一個 RAM 地址被寫入時,另外一個地址被讀取。 RAM 字是 96 位寬,它被分成三個 32 位字段(程序、控制、和數據)。
N2HET 指令 PCNT 和 WCAP 將一些時序限制施加到輸入信號上。
Figure 6-5 N2HET 輸入捕捉時序
| 參數 | 最小值(1)(2) | 最大值(1)(2) | 單位 | |
|---|---|---|---|---|
| 1 | 輸入信號周期,針對上升邊沿到上升邊沿的 PCNT 或 WCAP | (hr)(lr) tc(VCLK2) + 2 | 225(hr)(lr)tc(VCLK2) - 2 | ns |
| 2 | 輸入信號周期,針對下降邊沿到下降邊沿的 PCNT 或 WCAP | (hr) (lr) tc(VCLK2) + 2 | 225 (hr)(lr) tc(VCLK2) - 2 | ns |
| 3 | 輸入信號高相位,針對上升邊沿到上升邊沿的 PCNT 或 WCAP | 2(hr) tc(VCLK2) + 2 | 225 (hr)(lr) tc(VCLK2) - 2 | ns |
| 4 | 輸入信號低相位,針對下降邊沿到下降邊沿的 PCNT 或 WCAP | 2(hr) tc(VCLK2) + 2 | 225 (hr)(lr) tc(VCLK2) - 2 | ns |
N2HET[31] 被連接作為 DCC1 內計數器 1 的時鐘源。 這樣使該應用能夠測量 N2HET[31] 上的脈寬調制 (PWM) 信號的頻率。
N2HET[31]可以被配置為只用于內部的通道。 也就是說,N2HET 模塊的輸出被直接連接到 DCC 模塊上(從輸出緩沖器的輸入)。
有關 DCC 的更多信息,請參閱Section 5.6.3。
一些應用要求在某些故障條件下禁用 N2HET 輸出。 N2HET 模塊通過“可禁用的引腳”輸入信號來提供這個功能。 當被驅動為低電平時,這個信號 “N2HET 引腳禁用”特性的更多細節請參考《器件技術參考手冊》。
針對 N2HET,GIOA[5] 和 EQEPERR 被連接至“引腳禁用”輸入。 在 GIOA[5] 連接的情況下,該連接由輸入緩沖器的輸出端發出。 在 EQEPERR 連接的情況下,EQEPERR 輸出信號在發生一個相位誤差事件時被置為有效。 針對到 N2HET PIN_nDISABLE 端口的輸入,該信號被反相并雙同步至 VCLK2。
在 GIOA[5] 和 EQEPERR 源之間,PIN_nDISABLE 端口輸入源是可選的。 這可以通過 PINMMR9[1:0] 位來實現。
一個高端定時器傳輸單元 (N2HET) 可以執行 DMA 類型處理來與主內存進行 N2HET 數據的交換。 N2HET 中置有一個內存保護單元 (MPU)。
| 模塊 | 請求源 | HTU 請求 |
|---|---|---|
| N2HET | HTUREQ[0] | HTU DCP[0] |
| N2HET | HTUREQ[1] | HTU DCP[1] |
| N2HET | HTUREQ[2] | HTU DCP[2] |
| N2HET | HTUREQ[3] | HTU DCP[3] |
| N2HET | HTUREQ[4] | HTU DCP[4] |
| N2HET | HTUREQ[5] | HTU DCP[5] |
| N2HET | HTUREQ[6] | HTU DCP[6] |
| N2HET | HTUREQ[7] | HTU DCP[7] |
DCAN 支持 CAN 2.0B 協議標準并使用一個串行、多主機通信協議,此協議有效支持對速率高達 1 兆位每秒 (Mbps) 的穩健通信的分布式實時控制。 DCAN 非常適合于工作于嘈雜和嚴酷環境中的應用 (例如:汽車和工業領域),此類應用需要可靠的串行通信或多路復用線路。
DCAN 模塊的特性包括:
有關 DCAN 的更多信息,請參閱器件技術參考手冊。
| 參數 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|
| td(CANnTX) | 延遲時間,傳輸移位寄存器到 CANnTX 引腳的時間(1) | 15 | ns | |
| td(CANnRX) | 延遲時間,CANnRX 引腳接收移位寄存器的時間 | 5 | ns | |
SCI/LIN 模塊可被設定運行為一個 SCI 或者一個 LIN。 模塊的內核是一個 SCI。 增加了 SCI 的硬件特性以實現 LIN 兼容性。
SCI 是一個執行 標準非歸零碼格式的通用異步收發器。 例如,SCI 可被用于通過一個RS-232 端口或一條 K 線路進行通信。
LIN 標準基于 SCI (UART) 串行數據連接格式。 通信概念是任何網絡節點間帶有一個消息標識的單主控/多受控的多播傳輸。
LIN 模塊的特性如下:
MibSPI 是一款高速同步串行輸入/輸出端口,此端口允許一個已編輯長度(2 至 16 位)的串行比特流以一個設定比特傳輸速率移入和移出器件。 SPI 的典型應用包括到外部外設的接口,例如 I/O,內存,顯示驅動器,和模數轉換器。
標準和 MibSPI 模塊有以下特性:
| MibSPIx/SPIx | I/O |
|---|---|
| MibSPI1 | MIBSPI1SIMO[0],MIBSPI1SOMI[0],MIBSPI1CLK,MIBSPI1nCS[3:0],MIBSPI1nENA |
| SPI2 | SPI2SIMO,SPI2SOMI,SPI2CLK,SPI2nCS[0] |
| SPI3 | SPI3SIMO,SPI3SOMI,SPI3CLK,SPI3nENA,SPI3nCS[0] |
多緩沖 RAM 包含 128 個緩沖器。 多緩沖 RAM 的每個入口由 4 個部分組成:一個 16 位發送字段、一個 16 位接收字段、一個 16 位比較字段和一個 16 位狀態字段。 多緩沖 RAM 可被分成多個傳輸組,每個組具有不同數量的緩沖器。
每個傳輸組可被單獨配置。 可為選擇每個傳輸組選擇一個觸發事件和一個觸發源。 例如,一個觸發事件可以是一個上升沿或者一個可選觸發源上的永久低電平。 每個傳輸組可使用提供的 15 個觸發源。 這些觸發器選項在Table 6-12和中列出。
| 事件編號 | TGxCTRL TRIGSRC[3:0] | 觸發 |
|---|---|---|
| 被禁用 | 0000 | 無觸發源 |
| 事件 0 | 0001 | GIOA[0] |
| 事件 1 | 0010 | GIOA[1] |
| 事件 2 | 0011 | GIOA[2] |
| 事件 3 | 0100 | GIOA[3] |
| 事件 4 | 0101 | GIOA[4] |
| 事件 5 | 0110 | GIOA[5] |
| 事件 6 | 0111 | GIOA[6] |
| 事件 7 | 1000 | GIOA[7] |
| 事件 8 | 1001 | N2HET[8] |
| 事件 9 | 1010 | N2HET[10] |
| 事件 10 | 1011 | N2HET[12] |
| 事件 11 | 1100 | N2HET[14] |
| 事件 12 | 1101 | N2HET[16] |
| 事件 13 | 1110 | N2HET[18] |
| 事件 14 | 1111 | 內部時鐘計數器 |
NOTE
對于 N2HET 觸發源,到 MibSPI1 模塊觸發輸入的連接來自輸出緩沖器的輸入一側(在 N2HET 模塊邊界上)。 通過這種方法,可生成一個觸發條件,即使 N2HET 信號未被選為墊上的輸出。
NOTE
對于 GIOx 觸發源,到 MibSPI1 模塊觸發輸入的連接來自輸入緩沖器的輸出一側。 按照這種方式,既可以通過將 GIOx 引腳選擇為一個輸出引腳或通過從一個外部觸發源驅動 GIOx 來產生一個觸發條件。
| 編號 | 參數 | 最小值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|
| 1 | tc(SPC)M | 周期時間,SPICLK (4) | 40 | 256tc(VCLK) | ns | |
| 2(5) | tw(SPCH)M | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tr(SPC)M – 3 | 0.5tc(SPC)M+3 | ns | |
| tw(SPCL)M | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tf(SPC)M – 3 | 0.5tc(SPC)M+3 | |||
| 3(5) | tw(SPCL)M | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tf(SPC)M – 3 | 0.5tc(SPC)M+3 | ns | |
| tw(SPCH)M | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tr(SPC)M – 3 | 0.5tc(SPC)M+3 | |||
| 4(5) | td(SPCH-SIMO)M | 延遲時間,在 SPICLK 低電平之前 SPISIMO 有效的時間(時鐘極性 = 0) | 0.5tc(SPC)M – 6 | ns | ||
| td(SPCL-SIMO)M | 延遲時間,在 SPICLK 高電平之前 SPISIMO 有效的時間(時鐘極性 = 1) | 0.5tc(SPC)M – 6 | ||||
| 5(5) | tv(SPCL-SIMO)M | 有效時間,SPICLK 低電平后,SPISIMO 數據有效的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tf(SPC) – 4 | ns | ||
| tv(SPCH-SIMO)M | 有效時間,SPICLK 高電平之后,SPISIMO 數據有效的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tr(SPC) – 4 | ||||
| 6(5) | tsu(SOMI-SPCL)M | 建立時間,SPISOMI 在 SPICLK 低電平之前的時間 (時鐘極性 = 0) | tf(SPC) + 2.2 | ns | ||
| tsu(SOMI-SPCH)M | 建立時間,SPISOMI 在 SPICLK 高電平之前的時間(時鐘極性 = 1) | tr(SPC) + 2.2 | ||||
| 7(5) | th(SPCL-SOMI)M | 保持時間,SPICLK 低電平之后 SPISOMI 數據有效的時間(時鐘極性 = 0) | 10 | ns | ||
| th(SPCH-SOMI)M | 保持時間,SPICLK 高電平之后 SPISOMI 數據有效的時間(時鐘極性 = 1) | 10 | ||||
| 8(6) | tC2TDELAY | 建立時間,SPICLK 高電平前 CS 激活的時間(時鐘極性 = 0) | CSHOLD = 0 | C2TDELAY*tc(VCLK) + 2*tc(VCLK) - tf(SPICS) + tr(SPC) – 7 | (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tr(SPC) + 5.5 | ns |
| CSHOLD =1 | C2TDELAY*tc(VCLK) + 3*tc(VCLK) - tf(SPICS) + tr(SPC) – 7 | (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tr(SPC) + 5.5 | ||||
| 建立時間,SPICLK 低電平前 CS 激活的時間(時鐘極性 = 1) | CSHOLD = 0 | C2TDELAY*tc(VCLK) + 2*tc(VCLK) - tf(SPICS) + tf(SPC) – 7 | (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tf(SPC) + 5.5 | ns | ||
| CSHOLD =1 | C2TDELAY*tc(VCLK) + 3*tc(VCLK) - tf(SPICS) + tf(SPC) – 7 | (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tf(SPC) + 5.5 | ||||
| 9(6) | tT2CDELAY | 保持時間 SPICLK 在 CS 無效前為低電平(時鐘極性 = 0) | 0.5*tc(SPC)M + T2CDELAY*tc(VCLK) + tc(VCLK) - tf(SPC) + tr(SPICS) - 7 | 0.5*tc(SPC)M + T2CDELAY*tc(VCLK) + tc(VCLK) - tf(SPC) + tr(SPICS) + 11 | ns | |
| 保持時間 SPICLK 在 CS 無效前為高電平 (時鐘極性 = 1) | 0.5*tc(SPC)M + T2CDELAY*tc(VCLK) + tc(VCLK) - tr(SPC) + tr(SPICS) - 7 | 0.5*tc(SPC)M + T2CDELAY*tc(VCLK) + tc(VCLK) - tr(SPC) + tr(SPICS) + 11 | ns | |||
| 10 | tSPIENA | SPIENAn 采樣點 | (C2TDELAY+1) * tc(VCLK) - tf(SPICS) - 29 | (C1TDELAY+2)*tc(VCLK) | ns | |
| 11 | tSPIENAW | SPIENAn 寫入緩沖區的采樣點 | (C2TDELAY+2)*tc(VCLK) | ns | ||
Figure 6-6 SPI 主控模式外部時序(時鐘相位 = 0)
Figure 6-7 SPI 主控模式片選時序(時鐘相位 = 0)
| 編號 | 參數 | 最小值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|
| 1 | tc(SPC)M | 周期時間,SPICLK (4) | 40 | 256tc(VCLK) | ns | |
| 2(5) | tw(SPCH)M | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tr(SPC)M – 3 | 0.5tc(SPC)M+3 | ns | |
| tw(SPCL)M | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tf(SPC)M – 3 | 0.5tc(SPC)M+3 | |||
| 3(5) | tw(SPCL)M | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tf(SPC)M – 3 | 0.5tc(SPC)M+3 | ns | |
| tw(SPCH)M | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tr(SPC)M – 3 | 0.5tc(SPC)M+3 | |||
| 4(5) | tv(SIMO-SPCH)M | 有效時間,SPISIMO 數據有效之后,SPICLK 為高電平的時間(時鐘極性 = 0) | 0.5tc(SPC)M – 6 | ns | ||
| tv(SIMO-SPCL)M | 有效時間,SPISIMO 數據有效之后,SPICLK 為低電平的時間(時鐘極性 = 1) | 0.5tc(SPC)M – 6 | ||||
| 5(5) | tv(SPCH-SIMO)M | 有效時間,SPICLK 高電平之后 SPISIMO 數據有效的時間(時鐘極性 = 0) | 0.5tc(SPC)M – tr(SPC) – 4 | ns | ||
| tv(SPCL-SIMO)M | 有效時間,SPICLK 低電平后,SPISIMO 數據有效的時間(時鐘極性 = 1) | 0.5tc(SPC)M – tf(SPC) – 4 | ||||
| 6(5) | tsu(SOMI-SPCH)M | 建立時間,SPISOMI 在 SPICLK 高電平之前的時間(時鐘極性 = 0) | tr(SPC) + 2.2 | ns | ||
| tsu(SOMI-SPCL)M | 建立時間,SPISOMI 在 SPICLK 低電平之前的時間 (時鐘極性 = 1) | tf(SPC) + 2.2 | ||||
| 7(5) | tv(SPCH-SOMI)M | 有效時間,SPICLK 高電平之后 SPISOMI 數據有效的時間(時鐘極性 = 0) | 10 | ns | ||
| tv(SPCL-SOMI)M | 有效時間,SPICLK 低電平之后 SPISOMI 數據有效的時間(時鐘極性 = 1) | 10 | ||||
| 8(6) | tC2TDELAY | 建立時間,SPICLK 高電平前 CS 激活的時間(時鐘極性 = 0) | CSHOLD = 0 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tr(SPC) – 7 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tr(SPC) + 5.5 | ns |
| CSHOLD =1 | 0.5*tc(SPC)M + (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tr(SPC) – 7 | 0.5*tc(SPC)M + (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tr(SPC) + 5.5 | ||||
| 建立時間,SPICLK 低電平前 CS 激活的時間(時鐘極性 = 1) | CSHOLD = 0 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tf(SPC) – 7 | 0.5*tc(SPC)M + (C2TDELAY+2) * tc(VCLK) - tf(SPICS) + tf(SPC) + 5.5 | ns | ||
| CSHOLD =1 | 0.5*tc(SPC)M + (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tf(SPC) – 7 | 0.5*tc(SPC)M + (C2TDELAY+3) * tc(VCLK) - tf(SPICS) + tf(SPC) + 5.5 | ||||
| 9(6) | tT2CDELAY | 保持時間 SPICLK 在 CS 無效前為低電平(時鐘極性 = 0) | T2CDELAY*tc(VCLK) + tc(VCLK) - tf(SPC) + tr(SPICS) - 7 | T2CDELAY*tc(VCLK) + tc(VCLK) - tf(SPC) + tr(SPICS) + 11 | ns | |
| 保持時間 SPICLK 在 CS 無效前為高電平 (時鐘極性 = 1) | T2CDELAY*tc(VCLK) + tc(VCLK) - tr(SPC) + tr(SPICS) - 7 | T2CDELAY*tc(VCLK) + tc(VCLK) - tr(SPC) + tr(SPICS) + 11 | ns | |||
| 10 | tSPIENA | SPIENAn 采樣點 | (C2TDELAY+1)* tc(VCLK) - tf(SPICS) – 29 | (C1TDELAY+2)*tc(VCLK) | ns | |
| 11 | tSPIENAW | SPIENAn 寫入緩沖區的采樣點 | (C2TDELAY+2)*tc(VCLK) | ns | ||
Figure 6-8 SPI 主控模式外部時序(時鐘相位 = 1)
Figure 6-9 SPI 主控模式芯片選擇時序(時鐘相位 = 1)
| 編號 | 參數 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| 1 | tc(SPC)S | 周期時間,SPICLK(5) | 40 | ns | |
| 2(6) | tw(SPCH)S | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 0) | 14 | ns | |
| tw(SPCL)S | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 1) | 14 | |||
| 3(6) | tw(SPCL)S | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 0) | 14 | ns | |
| tw(SPCH)S | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 1) | 14 | |||
| 4(6) | td(SPCH-SOMI)S | 延遲時間,SPICLK 高電平之后 SPISOMI 有效的時間(時鐘極性 = 0) | trf(SOMI) + 20 | ns | |
| td(SPCL-SOMI)S | 延遲時間,SPICLK 低電平之后 SPISOMI 有效的時間(時鐘極性 = 1) | trf(SOMI) + 20 | |||
| 5(6) | th(SPCH-SOMI)S | 保持時間,SPICLK 高電平之后 SPISOMI 數據有效的時間(時鐘極性 = 0) | 2 | ns | |
| th(SPCL-SOMI)S | 保持時間,SPICLK 低電平之后 SPISOMI 數據有效的時間(時鐘極性 = 1) | 2 | |||
| 6(6) | tsu(SIMO-SPCL)S | 建立時間,SPISIMO 在 SPICLK 低電平之前的時間(時鐘極性 = 0) | 4 | ns | |
| tsu(SIMO-SPCH)S | 建立時間,SPISIMO 在 SPICLK 高電平之前的時間(時鐘極性 = 1) | 4 | |||
| 7(6) | th(SPCL-SIMO)S | 保持時間,SPICLK 低電平后,SPISIMO 數據有效的時間(時鐘極性 = 0) | 2 | ns | |
| th(SPCH-SIMO)S | 保持時間,SPICLK 高電平之后,SPISIMO 數據有效的時間(時鐘極性 = 1) | 2 | |||
| 8 | td(SPCL-SENAH)S | 延遲時間,最后 SPICLK 低電平后的 SPIENAn 高電平時間(時鐘極性=0) | 1.5tc(VCLK) | 2.5tc(VCLK)+ tr(ENAn) + 22 | ns |
| td(SPCH-SENAH)S | 延遲時間,最后 SPICLK 高電平后的 SPIENAn 高電平時間(時鐘極性= 1) | 1.5tc(VCLK) | 2.5tc(VCLK)+ tr(ENAn) + 22 | ||
| 9 | td(SCSL-SENAL)S | 延遲時間,SPICSn 低電平后 SPIENAn 低電平的時間(如果新數據已經被寫入 SPI 緩沖區) | tf(ENAn) | tc(VCLK)+tf(ENAn)+27 | ns |
Figure 6-10 SPI 受控模式外部時序(時鐘相位 = 0)
Figure 6-11 SPI 受控模式使能時序(時鐘相位 = 0)
| 編號 | 參數 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| 1 | tc(SPC)S | 周期時間,SPICLK(5) | 40 | ns | |
| 2(6) | tw(SPCH)S | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 0) | 14 | ns | |
| tw(SPCL)S | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 1) | 14 | |||
| 3(6) | tw(SPCL)S | 脈沖持續時間,SPICLK 低電平的時間(時鐘極性 = 0) | 14 | ns | |
| tw(SPCH)S | 脈沖持續時間,SPICLK 高電平的時間(時鐘極性 = 1) | 14 | |||
| 4(6) | td(SOMI-SPCL)S | 延遲時間,SPICLK 低電平之后 SPISOMI 數據有效的時間(時鐘極性 = 0) | trf(SOMI) + 20 | ns | |
| td(SOMI-SPCH)S | 延遲時間,SPICLK 高電平之后 SPISOMI 數據有效的時間(時鐘極性 = 1) | trf(SOMI) + 20 | |||
| 5(6) | th(SPCL-SOMI)S | 保持時間,SPICLK 高電平之后 SPISOMI 數據有效的時間(時鐘極性 = 0) | 2 | ns | |
| th(SPCH-SOMI)S | 保持時間,SPICLK 低電平之后 SPISOMI 數據有效的時間(時鐘極性 = 1) | 2 | |||
| 6(6) | tsu(SIMO-SPCH)S | 建立時間,SPISIMO 在 SPICLK 高電平之前的時間(時鐘極性 = 0) | 4 | ns | |
| tsu(SIMO-SPCL)S | 建立時間,SPISIMO 在 SPICLK 低電平之前的時間(時鐘極性 = 1) | 4 | |||
| 7(6) | tv(SPCH-SIMO)S | 高電平時間,SPICLK 高電平之后,SPISIMO 數據有效的時間(時鐘極性 = 0) | 2 | ns | |
| tv(SPCL-SIMO)S | 高電平時間,SPICLK 低電平之后,SPISIMO 數據有效的時間(時鐘極性 = 1) | 2 | |||
| 8 | td(SPCH-SENAH)S | 延遲時間,最后 SPICLK 高電平后的 SPIENAn 高電平時間(時鐘極性= 0) | 1.5tc(VCLK) | 2.5tc(VCLK)+ tr(ENAn) + 22 | ns |
| td(SPCL-SENAH)S | 延遲時間,最后 SPICLK 低電平后的 SPIENAn 高電平時間(時鐘極性= 1) | 1.5tc(VCLK) | 2.5tc(VCLK)+ tr(ENAn) + 22 | ||
| 9 | td(SCSL-SENAL)S | 延遲時間,SPICSn 低電平后 SPIENAn 低電平的時間(如果新數據已經被寫入 SPI 緩沖區) | tf(ENAn) | tc(VCLK)+tf(ENAn)+ 27 | ns |
| 10 | td(SCSL-SOMI)S | 延遲時間, SPICSn 低電平后 SOMI 有效的時間(如果新數據已經被寫入 SPI 緩沖區) | tc(VCLK) | 2tc(VCLK)+trf(SOMI)+ 28 | ns |
Figure 6-12 SPI 受控模式外部時序(時鐘相位 = 1)
Figure 6-13 SPI 受控模式使能定時(時鐘相位 = 1)
Figure 6-14顯示了器件上的 eQEP 模塊互連。
Figure 6-14 eQEP 模塊互連
對 eQEP 來說,eQEP 時鐘的器件電平控制只能通過 VCLK 時鐘域的使能/禁用來完成的。 這種控制的實現需要使用 CLKDDIS 寄存器的位 9。 缺省情況下,eQEP 時鐘源被啟用。
只要在它的輸入 EQEPxA 和 EQEPxB 中檢測到一個相位錯誤,eQEP 模塊就設定 EQEPERR 信號輸出。 這個來自 eQEP 模塊的錯誤信號都被輸入到連接選擇復用器中。 如Figure 6-14所示,選擇的多路轉換器的輸出被反相并被連接到 N2HET 模塊。 該連接允許應用定義對 eQEP 模塊表明的相位誤差的響應。
如Table 6-17所示,可以在一個雙 VCLK 同步輸入或者一個雙 VCLK 同步和已濾波輸入之間選擇到每個 eQEP 模塊的輸入連接。
| 輸入信號 | 針對到eQEPx 的雙同步連接的控制 | 對于到 eQEPx 的雙同步和已濾波連接的控制 |
|---|---|---|
| eQEPA | PINMMR8[0] = 1 | PINMMR8[0]=0 與 PINMMR8[1]=1 |
| eQEPB | PINMMR8[8 ]= 1 | PINMMR8[8]=0 與 PINMMR8[9]=1 |
| eQEPI | PINMMR8[16 ]= 1 | PINMMR8[16]=0 與 PINMMR8[17]=1 |
| eQEPS | PINMMR8[24 ]= 1 | PINMMR8[24]=0 與 PINMMR8[25]=1 |
| 參數 | 測試條件 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| tw(QEPP) | QEP 輸入周期 | 同步的 | 2tc(VCLK) | 周期 | |
| 同步,帶有輸入濾波器 | 2tc(VCLK) + 濾波器寬度 | 周期 | |||
| tw(INDEXH) | QEP 索引輸入高電平時間 | 同步 | 2tc(VCLK) | 周期 | |
| 同步,帶有輸入濾波器 | 2tc(VCLK) + 濾波器寬度 | 周期 | |||
| tw(INDEXL) | QEP 索引輸入低電平時間 | 同步 | 2tc(VCLK) | 周期 | |
| 同步,帶有輸入濾波器 | 2tc(VCLK) + 濾波器寬度 | 周期 | |||
| tw(STROBH) | QEP 選通輸入高電平時間 | 同步 | 2tc(VCLK) | 周期 | |
| 同步,帶有輸入濾波器 | 2tc(VCLK) + 濾波器寬度 | 周期 | |||
| tw(STROBL) | QEP 選通輸入低電平時間 | 同步 | 2tc(VCLK) | 周期 | |
| 同步,帶有輸入濾波器 | 2tc(VCLK) + 濾波器寬度 | 周期 | |||
| 參數 | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|
| td(CNTR)xin | 延遲時間,外部時鐘到計數器增量的時間 | 4tc(VCLK) | 周期 | |
| td(PCS-OUT)QEP | 延遲時間,QEP 輸入邊沿到位置比較同步輸出的時間 | 6tc(VCLK) | 周期 | |