設計人員常常會問到有關運算放大器承受電氣過應力 (EOS) 的能力的問題。這些問題側重于器件輸入，同時也會涉及電源引腳甚至輸出引腳。這些不同引腳功能的每一個功能具有由獨特的半導體制造工藝和連接到引腳的特定電路確定的電氣過載限值。此外，這些電路均內置內部靜電放電 (ESD) 保護功能，可在產品組裝之前和組裝過程中保護電路不受意外 ESD 事件的影響。

能夠充分了解該基本 ESD 電路及其與電氣過載事件的關聯性會有所幫助。圖 6-6 展示了 TLV914x 中包含的 ESD 電路（用虛線區域指示）。ESD 保護電路涉及從輸入和輸出引腳連接并路由回內部供電線路的數個導流二極管，其中二極管在吸收器件或電源 ESD 單元（運算放大器的內在部分）處相接。該保護電路在電路正常工作時處于未運行狀態。

圖 6-6 與典型電路應用相關的等效內部 ESD 電路

ESD 事件可產生短時高電壓脈沖，隨后在通過半導體器件放電時轉換為短時高電流脈沖。ESD 保護電路設計在運算放大器核心周圍，旨在為其提供電流路徑，以防止造成損壞。保護電路吸收的能量將以熱量形式耗散。

當兩個或更多個放大器器件終端上產生 ESD 電壓時，電流將流經一個或多個導流二極管。根據電流所選路徑，該路徑上的吸收器件可能激活。吸收器件具有觸發器或閾值電壓，該電壓高于 TLV914x 的正常工作電壓，但低于器件擊穿電壓。超出該閾值后，吸收器件會迅速激活并將電源軌兩端電壓穩定在安全水平。

當運算放大器接入某個電路（如圖 6-6 中所示）時，ESD 保護元件將保持未激活狀態并且不會參與應用電路的運行。不過，如果施加的電壓超出指定終端的工作電壓范圍，可能會引起一些問題。如果出現這種情況，部分內部 ESD 保護電路可能處于導通狀態并傳導電流。此類電流將流經導流二極管路徑，但很少涉及吸收器件。

圖 6-6 給出了一個具體示例，其中輸入電壓 V_IN 高于正電源電壓 (+V_S) 500mV 甚至更多。電路中將發生的具體情況取決于電源特性。如果 +V_S 能夠吸收電流，那么上面的一個輸入鉗位二極管就會導通，并將電流傳導至 +V_S。越來越高的 V_IN 會帶來過高的電流。因此，數據表規范建議將應用的輸入電流限制為 10mA。

如果電源無法吸收電流，V_IN 會開始將電流拉至運算放大器，然后作為正電源電壓源進行接管。這種情況比較危險，因為該電壓可能會超出運算放大器的絕對最大額定值。

另一個常見問題是，如果在電源 +V_S 或 –V_S 為 0V 時向輸入施加一個輸入信號，放大器將如何響應。同樣，此問題取決于電源在 0V 或低于輸入信號幅值時的特性。如果電源呈現高阻抗狀態，輸入源通過電流驅動二極管提供運算放大器電流。但該狀態并非正常偏置條件，放大器極有可能無法正常工作。如果電源表現為低阻態，則通過鉗位二極管的電流將變得非常大。電流水平取決于輸入源的供電能力以及輸入路徑中的所有電阻。

如果不確定電源對該電流的吸收能力，可在電源終端處外接齊納二極管；請參閱圖 6-6。選擇齊納電壓可確保二極管不會在正常運行過程中導通。不過，齊納電壓必須足夠低，以便齊納二極管在電源終端電壓上升至超過安全工作電源電壓水平時導通。

TLV914x 輸入端子由背對背二極管提供保護，不會因差分電壓過大而受損；請參閱圖 6-6。在多數電路應用中，輸入保護電路并不產生實際影響。但在低增益或 G = 1 的電路中，快速斜升的輸入信號會導致這些二極管發生正向偏置。原因是放大器輸出對于這種輸入斜升變化的響應速度較慢。如果輸入信號的變化速度足以實現上述正向偏置，則輸入信號電流應限制在 10mA 或更低。如果未對輸入信號電流進行限定，可使用輸入串聯電阻限制輸入信號電流。該輸入串聯電阻會降低 TLV914x 的低噪聲性能。圖 6-6 展示了實現限流反饋電阻器的示例配置。