ZHCSWO8 August 2024 TLV1H103-SEP
PRODUCTION DATA
由于比較器的高開環(huán)增益,存在很小的輸入差分電壓帶,在該電壓帶中,輸出可以在“邏輯高電平”和“邏輯低電平”狀態(tài)之間來回切換。對于上升和下降時間較慢的輸入或噪聲過大的系統(tǒng),這可能會導致設計難題。通過向比較器添加遲滯,可以克服這些挑戰(zhàn)。
TLV1H103-SEP 具有一個 LE/HYS 引腳,可用于增加比較器的內部遲滯。要更改比較器的內部遲滯,請按調節(jié)遲滯圖所示在 LE/HYS 引腳和 VEE 之間連接單個電阻器。下面提供了遲滯與電阻之間的關系曲線,為設置所需遲滯量提供指導。
為了提供可調遲滯,可以在 LE/HYST 引腳上強制施加 0.7V 至 1.2V 的外部電壓(例如來自 DAC)如圖 7-2 和圖 7-4 所示。LE/HYST 引腳可在內部等效為 40k 電阻器與 1.25V 電源串聯(lián)并連接到 VEE,因此任何驅動電路都必須能夠提供高達 32uA 的灌電流。請注意,當 LE/HYST ≤ 400mV 時,該輸出會進入鎖存狀態(tài),而當 ≥ 1.25V 時,該輸出會進入關斷狀態(tài)。