ZHCSQ59B May 2024 – October 2024 THVD2410V-EP , THVD2450V-EP , THVD2452V-EP
PRODUCTION DATA
| 名稱 | 引腳編號 | 類型 | 說明 | |
|---|---|---|---|---|
| DRC | D | |||
| VIO | 1 | 1 | 邏輯電源 | 用于邏輯 I/O 信號 R、RE、D、DE 和 SLR 的 1.65V 至 5.5V 電源 |
| R | 2 | 2 | 數字輸出 | 接收數據輸出 |
| DE | 3 | 4 | 數字輸入 | 驅動器使能輸入；集成下拉電阻 |
| RE | 4 | 3 | 數字輸入 | 接收器使能輸入； 集成上拉電阻 |
| D | 5 | 5 | 數字輸入 | 傳輸數據輸入； 集成上拉電阻 |
| GND | 6 | 6 | 基準電位 | 本地器件接地 |
| SLR | 7 | 8 | 數字輸入 | 壓擺率選擇；集成下拉電阻。對于 THVD2410V-EP：低電平 = 1Mbps，高電平 = 250kbps。如果 SLR 懸空，則默認為 1Mbps。對于 THVD2450V-EP 和 THVD2452V-EP：低電平 = 50Mbps，高電平 = 20Mbps。如果懸空，則默認為 50Mbps。 |
| A | 8 | 12 | 總線輸入 | 總線 I/O（半雙工），總線輸入（全雙工） |
| B | 9 | 11 | 總線輸入 | 總線 I/O（半雙工），總線輸入（全雙工） |
| VCC | 10 | 14 | 總線電源 | 用于收發器的 3V 至 5.5V 電源 |
| Y | - | 9 | 總線輸出 | 總線輸出，Y |
| Z | - | 10 | 總線輸出 | 總線輸出，Z |
| NC | - | 7、13 | 無連接引腳。未在內部進行連接 | |