7.2.4 使用 VMON/POK 的系統電源監測設計指南

VMON1_ER_VSYS 引腳提供了一種監測系統電源的方法。該系統電源通常是用于整個系統的單個預穩壓電源。監測該電源的方法是將該電源供電的外部分壓器電路的輸出電壓與內部電壓基準進行比較，當施加到 VMON1_ER_VSYS 的電壓降至內部基準電壓以下時，將觸發電源故障事件。在選擇用于實現外部電阻分壓器電路的元件值時，系統設計人員可確定實際系統電源電壓跳閘點。在設計電阻分壓器電路時，必須了解導致系統電源監測跳閘點可變性的各種因素，這一點很重要。首先要考慮的是 VMON1_ER_VSYS 輸入閾值的初始精度，其標稱值為 0.45V，變化為 ±3%。建議使用具有相似熱系數的精度為 1% 的電阻器來實現電阻分壓器。這可更大程度地減小電阻值容差導致的可變性。還必須考慮與 VMON1_ER_VSYS 相關的輸入漏電流，因為任何流入引腳的電流都會在分壓器輸出上產生負載誤差。當施加 0.45V 電壓時，VMON1_ER_VSYS 輸入漏電流范圍可能為 10nA 至 2.5μA。

注：

電阻分壓器的設計應確保在正常運行條件下，其輸出電壓絕不超過建議運行條件中定義的最大值。

圖 7-5 給出了一個示例，其中系統電源的標稱電壓為 5V，最大觸發閾值為 5V - 10% 或 4.5V。

對于此示例，必須在選擇電阻值時了解哪些變量會影響最大觸發閾值，這一點很重要。顯然，在嘗試設計一個在系統電源下降 10% 之前不會跳閘的分壓器時，需要考慮 VMON1_ER_VSYS 輸入閾值為 0.45V + 3% 的器件。還需要考慮電阻器容差和輸入漏電流的影響，但這些因素對最大觸發點的影響可能并不明顯。在選擇會產生最大觸發電壓的元件值時，系統設計人員必須考慮以下情況：R1 的值為 1% 低、R2 的值為 1% 高，再加上 VMON1_ER_VSYS 引腳的輸入漏電流為 2.5μA。當實現 R1 = 4.81KΩ 且 R2 = 40.2KΩ 的電阻分壓器時，結果是最大觸發閾值為 4.523V。

一旦選擇了滿足上述最大觸發電壓的元件值，系統設計人員就可以通過計算施加的電壓來確定最小觸發電壓，該電壓可在 R1 的值為 1% 高、R2 的值為 1% 低且輸入漏電流為 10nA 或零時產生 0.45V - 3% 的輸出電壓。使用零輸入漏電流和上面給出的電阻器值，結果為最小觸發閾值 4.008V。

該示例演示了一個范圍為 4.008V 至 4.523V 的系統電源電壓跳閘點。當 VMON1_ER_VSYS 輸入漏電流為 2.5μA 時，該范圍中約 250mV 是通過 ±3% 的 VMON1_ER_VSYS 輸入閾值精度引入的，約 150mV 是通過 ±1% 的電阻容差引入的，約 100mV 是通過負載誤差引入的。

當系統電源為 4.5V 時，該示例中選擇的電阻值會通過電阻分壓器產生大約 100μA 的偏置電流。通過將流經電阻分壓器的偏置電流增大至大約 1mA，可將上述 100mV 的負載誤差降低至大約 10mV。因此，系統設計人員在選擇元件值時需要考慮電阻分壓器偏置電流與負載誤差之間的關系。

由于 VMON1_ER_VSYS 具有極小的遲滯和對瞬態的高帶寬響應，系統設計人員還應考慮在分壓器輸出端實現噪聲濾波器。這可通過在 R1 上安裝一個電容器來實現，如圖 7-5 所示。然而，系統設計人員必須根據系統電源噪聲和對瞬態事件的預期響應來確定此濾波器的響應時間。

圖 7-5 給出了一個示例，其中系統電源的標稱電壓為 5V，所需的觸發閾值為 -10% 或 4.5V。

圖 7-5 系統電源監測分壓器電路

VMON2_IR_VCPU 引腳提供了一種監測 VDD_CPU 電源的方法。TI 建議在外部將 VMON2_IR_VCPU 引腳連接到盡可能靠近電路板上 VDD_CPU 引腳的位置。具有 VMON6_IR_VEXT0P8 的 SoC 可以選擇監測其他域，例如 VDD_CORE 或 VDD_MCU。同樣，這些信號應盡可能靠近電路板上的 VDD_CORE 或 VDD_MCU 引腳。

VMON3_IR_VEXT1P8 和 VMON4_IR_VEXT1P8 引腳提供了一種監測外部 1.8V 電源的方法。VMON5_IR_VEXT3P3 引腳提供了一種監測外部 3.3V 電源的方法。SoC 內部實施了一個具有軟件控制功能的內部電阻分壓器。軟件可以對這個內部電阻分壓器進行編程，以創建適當的欠壓和過壓中斷。這些引腳不應由外部電阻分壓器供電。如果監測的電壓需要調整，請務必在連接到監測引腳之前緩沖分壓電壓。