ZHCSWQ7A June 2024 – December 2024 TDA4APE-Q1 , TDA4VPE-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
進入 DDR 保持狀態是通過執行斷電序列實現的,保持通電的 4 個 DDR 域除外。退出 DDR 保持狀態是通過執行上電序列實現的,3 個 DDR 域在整個序列中保持通電狀態。