ZHCSR72A november 2022 – august 2023 TCAL9539-Q1
PRODUCTION DATA
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| A0 | 18 | I | 地址輸入。直接連接至 VCC 或接地 |
| A1 | 23 | I | 地址輸入。直接連接至 VCC 或接地 |
| GND | 9 | G | 接地 |
| INT | 22 | O | 中斷輸出。通過一個上拉電阻器連接到 VCC |
| RESET | 24 | I | 低電平有效復位輸入。如果未使用有源連接，則通過上拉電阻器連接到 VCC |
| P00 | 1 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P00 配置為輸入 |
| P01 | 2 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P01 配置為輸入 |
| P02 | 3 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P02 配置為輸入 |
| P03 | 4 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P03 配置為輸入 |
| P04 | 5 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P04 配置為輸入 |
| P05 | 6 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P05 配置為輸入 |
| P06 | 7 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P06 配置為輸入 |
| P07 | 8 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P07 配置為輸入 |
| P10 | 10 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P10 配置為輸入 |
| P11 | 11 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P11 配置為輸入 |
| P12 | 12 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P12 配置為輸入 |
| P13 | 13 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P13 配置為輸入 |
| P14 | 14 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P14 配置為輸入 |
| P15 | 15 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P15 配置為輸入 |
| P16 | 16 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P16 配置為輸入 |
| P17 | 17 | I/O | P 端口輸入/輸出（推挽式設計結構）。上電時，P17 配置為輸入 |
| SCL | 19 | I | 串行時鐘總線。通過上拉電阻器連接至 VCC |
| SDA | 20 | I/O | 串行數據總線。通過上拉電阻器連接至 VCC |
| VCC | 21 | — | 電源電壓 |