ZHCSY80 April 2025 TAC5301-Q1
PRODUCTION DATA
除了增益校準(zhǔn)外，每個(gè)錄音通道的相位延遲可進(jìn)行精細(xì)校準(zhǔn)或調(diào)整，步長(zhǎng)為一個(gè)調(diào)制器時(shí)鐘周期，相位誤差的周期范圍為 1 至 63。模擬和數(shù)字麥克風(fēng)的調(diào)制器時(shí)鐘是獨(dú)立設(shè)置的。對(duì)于模擬麥克風(fēng)，時(shí)鐘用于 ADC MOD CLK，默認(rèn)配置中為 3.072MHz（輸出數(shù)據(jù)采樣速率為 48kHz 的倍數(shù)或約數(shù)）或 2.8224MHz（輸出數(shù)據(jù)采樣速率為 44.1kHz 的倍數(shù)或約數(shù)）。為了實(shí)現(xiàn)節(jié)能，也可以通過使用 ADC_CLK_BY2_MODE (B0_P78_D[7]) 寄存器位將 ADC 調(diào)制器時(shí)鐘降低至 1.536MHz（輸出數(shù)據(jù)采樣速率為 48kHz 的倍數(shù)或約數(shù)）或 1.4112MHz（輸出數(shù)據(jù)采樣速率為 44.1kHz 的倍數(shù)或約數(shù)）。對(duì)于許多必須在每個(gè)通道之間以高分辨率進(jìn)行相位匹配的應(yīng)用（包括由外部元件或麥克風(fēng)導(dǎo)致的任何通道間相位不匹配），可編程通道相位校準(zhǔn)功能非常有用。表 6-14 顯示了通道相位校準(zhǔn)的可用可編程選項(xiàng)。
| P0_R84_D[7:2]：ADC_CH1_PCAL[5:0] | 輸入通道 1 的通道相位校準(zhǔn)設(shè)置 |
|---|---|
| 00 0000 = 0d（默認(rèn)值） | 無相位校準(zhǔn) |
| 00 0001 = 1d | 輸入通道 1 相位校準(zhǔn)延遲設(shè)置為一個(gè)調(diào)制器時(shí)鐘周期 |
| … | … |
| 11 1111 = 63d | 輸入通道 1 相位校準(zhǔn)延遲設(shè)置為 63 個(gè)調(diào)制器時(shí)鐘周期 |
同樣，可以使用 ADC_CH2_PCAL (P0_R89_D[7:2]) 寄存器位來配置輸入通道 2 的通道相位校準(zhǔn)設(shè)置。