ZHCSPM4A December 2023 – January 2025 TAC5211
PRODUCTION DATA
標準 LJ 協(xié)議僅針對兩個通道進行定義:左通道和右通道。該器件為多通道運行擴展了相同的協(xié)議時序。在 LJ 模式下,左側時隙 0 的 MSB 在 FSYNC 上升 沿之后的同一 BCLK 周期內傳輸。后續(xù)的每個數(shù)據(jù)位都在 BCLK 的下降沿傳輸。緊接著左側時隙 0 數(shù)據(jù)傳輸,剩余的左側時隙數(shù)據(jù)按順序傳輸。右側時隙 0 的 MSB 在 FSYNC 下降 沿后的同一 BCLK 周期內傳輸。后續(xù)的每個數(shù)據(jù)位都在 BCLK 的下降沿傳輸。緊接著右側時隙 0 數(shù)據(jù)傳輸,剩余的右側時隙數(shù)據(jù)按順序傳輸。FSYNC 在 BCLK 的下降沿傳輸。圖 7-10 至圖 7-13 展示了各種配置下 LJ 運行用于發(fā)送 DOUT 線路的協(xié)議時序。相同的協(xié)議也適用于接收 DIN 線路。
為了使音頻總線在 LJ 模式下正常運行,每幀的位時鐘數(shù)必須大于或等于活動輸出通道的數(shù)量(包括左右時隙)乘以輸出通道數(shù)據(jù)的編程字長。器件 FSYNC 高電平脈沖必須是大于或等于活動左時隙數(shù)量乘以所配置數(shù)據(jù)字長的若干 BCLK 周期寬。同樣,F(xiàn)SYNC 低電平脈沖必須是大于或等于活動右時隙數(shù)量乘以所配置數(shù)據(jù)字長的若干 BCLK 周期寬。對于更高 BCLK 頻率的運行,建議使用 TX_OFFSET 值大于 0 的 LJ 模式。