ZHCSPM4A December 2023 – January 2025 TAC5211
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
-
6 規(guī)格
- 6.1 絕對(duì)最大額定值
- 6.2 ESD 等級(jí)
- 6.3 建議運(yùn)行條件
- 6.4 熱性能信息
- 6.5 電氣特性
- 6.6 時(shí)序要求：I2C 接口
- 6.7 開關(guān)特性：I2C 接口
- 6.8 時(shí)序要求：SPI 接口
- 6.9 開關(guān)特性：SPI 接口
- 6.10 時(shí)序要求：TDM、I2S 或 LJ 接口
- 6.11 開關(guān)特性：TDM、I2S 或 LJ 接口
- 6.12 時(shí)序要求：PDM 數(shù)字麥克風(fēng)接口
- 6.13 開關(guān)特性：PDM 數(shù)字麥克風(fēng)接口
- 6.14 時(shí)序圖
- 6.15 典型特性
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 串行接口
- 7.3.2 鎖相環(huán) (PLL) 和時(shí)鐘生成
- 7.3.3 輸入通道配置
- 7.3.4 輸出通道配置
- 7.3.5 基準(zhǔn)電壓
- 7.3.6 可編程麥克風(fēng)偏置
- 7.3.7 數(shù)字 PDM 麥克風(fēng)錄音通道
- 7.3.8 增量 ADC (IADC) 模式
- 7.3.9
信號(hào)鏈處理
- 7.3.9.1
ADC 信號(hào)鏈
- 7.3.9.1.1 5 至 4 輸入選擇多路復(fù)用器 (5:4 MUX)
- 7.3.9.1.2 可編程通道增益和數(shù)字音量控制
- 7.3.9.1.3 可編程通道增益校準(zhǔn)
- 7.3.9.1.4 可編程通道相位校準(zhǔn)
- 7.3.9.1.5 可編程數(shù)字高通濾波器
- 7.3.9.1.6 可編程數(shù)字雙二階濾波器
- 7.3.9.1.7 可編程通道加法器和數(shù)字混頻器
- 7.3.9.1.8 可配置數(shù)字抽取濾波器
- 7.3.9.1.9 自動(dòng)增益控制器 (AGC)
- 7.3.9.1.10 語音活動(dòng)檢測(cè) (VAD)
- 7.3.9.1.11 超聲波活動(dòng)檢測(cè) (UAD)
- 7.3.9.2
DAC 信號(hào)鏈
- 7.3.9.2.1 可編程通道增益和數(shù)字音量控制
- 7.3.9.2.2 可編程通道增益校準(zhǔn)
- 7.3.9.2.3 可編程數(shù)字高通濾波器
- 7.3.9.2.4 可編程數(shù)字雙二階濾波器
- 7.3.9.2.5 可編程數(shù)字混頻器
- 7.3.9.2.6
可配置數(shù)字內(nèi)插濾波器
- 7.3.9.2.6.1
線性相位濾波器
- 7.3.9.2.6.1.1 采樣速率：8kHz 或 7.35kHz
- 7.3.9.2.6.1.2 采樣速率：16kHz 或 14.7kHz
- 7.3.9.2.6.1.3 采樣速率：24kHz 或 22.05kHz
- 7.3.9.2.6.1.4 采樣速率：32kHz 或 29.4kHz
- 7.3.9.2.6.1.5 采樣速率：48kHz 或 44.1kHz
- 7.3.9.2.6.1.6 采樣速率：96kHz 或 88.2kHz
- 7.3.9.2.6.1.7 采樣速率：192kHz 或 176.4kHz
- 7.3.9.2.6.1.8 采樣速率：384kHz 或 352.8kHz
- 7.3.9.2.6.1.9 采樣速率：768kHz 至 705.6kHz
- 7.3.9.2.6.2 低延遲濾波器
- 7.3.9.2.6.3 超低延遲濾波器
- 7.3.9.2.6.1
線性相位濾波器
- 7.3.9.1
ADC 信號(hào)鏈
- 7.3.10 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 7.3.11 Power Tune 模式
- 7.4 器件功能模式
- 7.5 編程
-
8 寄存器映射
- 8.1 器件配置寄存器
- 8.2
可編程系數(shù)寄存器
- 8.2.1 可編程系數(shù)寄存器：頁面 8
- 8.2.2 可編程系數(shù)寄存器：頁面 9
- 8.2.3 可編程系數(shù)寄存器：頁面 10
- 8.2.4 可編程系數(shù)寄存器：頁面 11
- 8.2.5 可編程系數(shù)寄存器：頁面 15
- 8.2.6 可編程系數(shù)寄存器：頁面 16
- 8.2.7 可編程系數(shù)寄存器：頁面 17
- 8.2.8 可編程系數(shù)寄存器：頁面 18
- 8.2.9 可編程系數(shù)寄存器：頁面 19
- 8.2.10 可編程系數(shù)寄存器：頁面 25
- 8.2.11 可編程系數(shù)寄存器：頁面 26
- 8.2.12 可編程系數(shù)寄存器：頁面 27
- 8.2.13 可編程系數(shù)寄存器：頁面 28
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
7.3.1.2.2 IC 間音頻 (I2S) 接口
標(biāo)準(zhǔn) I2S 協(xié)議僅針對(duì)兩個(gè)通道進(jìn)行定義：左通道和右通道。該器件為多通道運(yùn)行擴(kuò)展了相同的協(xié)議時(shí)序。在 I2S 模式下，左時(shí)隙 0 的 MSB 會(huì)在 FSYNC 下降 沿之后第二個(gè)周期中的 BCLK 下降沿上傳輸。緊接著左側(cè)時(shí)隙 0 數(shù)據(jù)傳輸，剩余的左側(cè)時(shí)隙數(shù)據(jù)按順序傳輸。右時(shí)隙 0 的 MSB 會(huì)在 FSYNC 上升 沿之后第二個(gè)周期中的 BCLK 下降沿上傳輸。緊接著右側(cè)時(shí)隙 0 數(shù)據(jù)傳輸，剩余的右側(cè)時(shí)隙數(shù)據(jù)按順序傳輸。FSYNC 和每個(gè)數(shù)據(jù)位在 BCLK 的下降沿傳輸。圖 7-6至圖 7-6展示了各種配置下 I2S 運(yùn)行用于發(fā)送 DOUT 線路的協(xié)議時(shí)序。相同的協(xié)議也適用于接收 DIN 線路。
圖 7-6 I2S 模式標(biāo)準(zhǔn)協(xié)議時(shí)序 (PASI_TX_OFFSET = 0)
圖 7-7 I2S 協(xié)議時(shí)序 (PASI_TX_OFFSET = 1)
圖 7-8 I2S 協(xié)議時(shí)序（無空閑 BCLK 周期，PASI_TX_OFFSET = 0）
圖 7-9 I2S 協(xié)議時(shí)序（PASI_TX_OFFSET = 0 且 PASI_BCLK_POL = 1）為了使音頻總線在 I2S 模式下正常運(yùn)行，每幀的位時(shí)鐘數(shù)必須大于或等于活動(dòng)輸出通道的數(shù)量（包括左右時(shí)隙）乘以輸出通道數(shù)據(jù)的編程字長。器件 FSYNC 低電平脈沖必須是大于或等于活動(dòng)左時(shí)隙數(shù)量乘以所配置數(shù)據(jù)字長的若干 BCLK 周期寬。同樣，F(xiàn)SYNC 高電平脈沖必須是大于或等于活動(dòng)右時(shí)隙數(shù)量乘以所配置數(shù)據(jù)字長的若干 BCLK 周期寬。