ZHCSPM8A January 2022 – December 2024 TAA5212
PRODUCTION DATA
本節為各種應用提供了典型的 EVM I2C 寄存器控制腳本。
# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device.Note that there are
# other valid sequences depending on which features are used.
#
#
# Differential 2-channel ADC: INP1/INM1 - Ch1, INP2/INM2 - Ch2
# FSYNC = 48 kHz（輸出數據采樣率），BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V；IOVDD = 3.3 V
################################################################
#
#
# 第 0 頁寄存器寫入
w a0 00 00
w a0 01 01 #SW 復位
d 01
# 第 0 頁寄存器寫入
w a0 00 00
w a0 02 09 #在 DREG 和 VREF 啟用的情況下退出睡眠模式
w a0 1a 30 #32 位字長的 TDM 協議
w a0 4d 00 #VREF 設置為 2.75V，用于 2Vrms 差分滿量程輸入
w a0 50 00 #ADC 通道 1 經配置用于交流耦合差分輸入，輸入阻抗和音頻帶寬為 5kΩ
w a0 55 00 #ADC 通道 2 經配置用于交流耦合差分輸入，輸入阻抗和音頻帶寬為 5kΩ
w a0 76 c0 #輸入通道 1、2 已啟用
w a0 78 80 #ADC
# 應用 FSYNC = 48 kHz 和 BCLK = 12.288 Mhz 并且
# 主機開始在 ASI 總線上用 TDM 協議 32 位通道字長記錄數據# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device.Note that there are
# other valid sequences depending on which features are used.
#
#
# GPIO1 - PDMCLK @ 3.072MHz
# GPIO2 上的 PDM Ch1/2
# GPI1 上的 PDM Ch3/4
# FSYNC = 48 kHz（輸出數據采樣率），BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V；IOVDD = 3.3 V
################################################################
#
#
# 第 0 頁寄存器寫入
w a0 00 00
w a0 01 01 #SW 復位
# 第 0 頁寄存器寫入
w a0 00 00
w a0 02 09 #在 DREG 和 VREF 啟用的情況下退出睡眠模式
w a0 0a 41 #將 GPIO1 配置為 PDMCLK，具有高電平有效/低電平有效驅動
w a0 35 00 #PDMCLK 頻率 = 3.072 MHz
w a0 0b 10 #將 GPIO2 配置為 GPI 輸入
w a0 0d 02 #將 GPI1 配置為 GPI 輸入
w a0 13 cb #將通道 1 和通道 2 配置為 PDM；GPIO2 上的 PDM1/2 數據輸入；GPI1 上的 PDM3/4 數據輸入
w a0 1a 30 #32 位字長的 TDM 協議
w a0 1e 20 #TDM 時隙 0 上的通道 1 數據
w a0 1f 21 #TDM 時隙 1 上的通道 2 數據
w a0 20 22 #TDM 時隙 2 上的通道 3 數據
w a0 21 23 #TDM 時隙 3 上的通道 4 數據
w a0 76 f0 #啟用輸入通道 1-4
w a0 78 80 #ADC 路徑通電
# 提供與 48kSPS 對應的 BCLK、FSYNC，并使用 32 位 TDM 總線進行錄音