ZHCSPM8A January 2022 – December 2024 TAA5212
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
-
6 詳細(xì)說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3
特性說明
- 6.3.1 串行接口
- 6.3.2 鎖相環(huán) (PLL) 和時鐘生成
- 6.3.3 輸入通道配置
- 6.3.4 基準(zhǔn)電壓
- 6.3.5 可編程麥克風(fēng)偏置
- 6.3.6
信號鏈處理
- 6.3.6.1
ADC 信號鏈
- 6.3.6.1.1 6 至 4 輸入選擇多路復(fù)用器 (6:4 MUX)
- 6.3.6.1.2 可編程通道增益和數(shù)字音量控制
- 6.3.6.1.3 可編程通道增益校準(zhǔn)
- 6.3.6.1.4 可編程通道相位校準(zhǔn)
- 6.3.6.1.5 可編程數(shù)字高通濾波器
- 6.3.6.1.6 可編程數(shù)字雙二階濾波器
- 6.3.6.1.7 可編程通道加法器和數(shù)字混頻器
- 6.3.6.1.8 可配置數(shù)字抽取濾波器
- 6.3.6.1.9 自動增益控制器 (AGC)
- 6.3.6.1.10 語音活動檢測 (VAD)
- 6.3.6.1.11 超聲波活動檢測 (UAD)
- 6.3.6.1
ADC 信號鏈
- 6.3.7 數(shù)字 PDM 麥克風(fēng)錄音通道
- 6.3.8 中斷、狀態(tài)和數(shù)字 I/O 引腳多路復(fù)用
- 6.3.9 Power Tune 模式
- 6.3.10 增量 ADC (IADC) 模式
- 6.4 器件功能模式
- 6.5 編程
- 7 寄存器映射
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGE|24
訂購信息
6.3.1.2.2 IC 間音頻 (I2S) 接口
標(biāo)準(zhǔn) I2S 協(xié)議僅針對兩個通道進行定義：左通道和右通道。該器件為多通道運行擴展了相同的協(xié)議時序。在 I2S 模式下，左時隙 0 的 MSB 會在 FSYNC 下降 沿之后第二個周期中的 BCLK 下降沿上傳輸。緊接著左側(cè)時隙 0 數(shù)據(jù)傳輸，剩余的左側(cè)時隙數(shù)據(jù)按順序傳輸。右時隙 0 的 MSB 會在 FSYNC 上升 沿之后第二個周期中的 BCLK 下降沿上傳輸。緊接著右側(cè)時隙 0 數(shù)據(jù)傳輸，剩余的右側(cè)時隙數(shù)據(jù)按順序傳輸。FSYNC 和每個數(shù)據(jù)位在 BCLK 的下降沿傳輸。圖 6-6 至圖 6-9 展示了各種配置下 I2S 運行用于發(fā)送 DOUT 線路的協(xié)議時序。相同的協(xié)議時序也適用于接收 DIN 線路和支持菊花鏈輸入。
圖 6-6 I2S 模式標(biāo)準(zhǔn)協(xié)議時序 (PASI_TX_OFFSET = 0)
圖 6-7 I2S 協(xié)議時序 (PASI_TX_OFFSET = 1)
圖 6-8 I2S 協(xié)議時序（無空閑 BCLK 周期，PASI_TX_OFFSET = 0）
圖 6-9 I2S 協(xié)議時序（PASI_TX_OFFSET = 0 且 PASI_BCLK_POL = 1）為了使音頻總線在 I2S 模式下正常運行，每幀的位時鐘數(shù)必須大于或等于活動輸出通道的數(shù)量（包括左右時隙）乘以輸出通道數(shù)據(jù)的編程字長。器件 FSYNC 低電平脈沖必須是大于或等于活動左時隙數(shù)量乘以所配置的數(shù)據(jù)字長的 BCLK 周期數(shù)。同樣，F(xiàn)SYNC 高電平脈沖必須是大于或等于活動右時隙數(shù)量乘以所配置的數(shù)據(jù)字長的 BCLK 周期數(shù)。