ZHCSJK3I June 2003 – June 2025 SN74LVC1G3157-Q1
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
使用此電路創意,系統設計人員可以確保組件或子系統電源在允許信號施加到其輸入之前斜升。這對于沒有過壓耐受輸入的集成電路很有用。基本思路是在 VCC1 電源軌上使用電阻分壓器,該分壓器正在斜升。電阻分壓器的 RC 時間常數進一步延遲了 SPDT 總線開關選擇引腳上的電壓斜坡。通過仔細選擇 R1、R2 和 C 的值,可以確保 VCC1 在從 A 到 B2 的路徑建立之前達到其標稱值,從而防止在器件/系統上電之前 I/O 上出現信號通電。為了確保實現所需的極低延遲,設計人員應使用方程式 1 來計算從接地轉換 (0V) 到電源電壓 (VCC1/2) 一半所需的時間。

選擇 Rs 和 C 以獲得所需的延遲。
當 Vs 變為高電平時,信號將被傳遞。