ZHCSXT9A January 2025 – July 2025 SN74LV8T138-EP
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 參數(shù)測量信息
- 7 詳細(xì)說明
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PW|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
7.3.2 LVxT 增強(qiáng)輸入電壓
SN74LV8T138-EP 屬于 TI 的 LVxT 邏輯器件系列，具有集成電壓電平轉(zhuǎn)換功能。該系列器件的設(shè)計(jì)具有更低的輸入電壓閾值，支持升壓轉(zhuǎn)換；其輸入可承受高達(dá) 5.5V 電平的信號(hào)，支持降壓轉(zhuǎn)換。為了正常運(yùn)行，輸入信號(hào)必須保持或高于指定的 VIH(MIN) 電平才能獲得高電平輸入狀態(tài)，保持或低于指定的 VIL(MAX) 電平才能獲得低電平輸入狀態(tài)。圖 7-1 展示了 LVxT 系列器件的典型 VIH 和 VIL 電平，以及標(biāo)準(zhǔn) CMOS 器件的電壓電平用于比較。
輸入為高阻抗，通常建模為與輸入電容并聯(lián)的電阻器，如電氣特性 中所示。最壞情況下的電阻是使用絕對(duì)最大額定值 中給出的最大輸入電壓和電氣特性 中給出的最大輸入漏電流，根據(jù)歐姆定律 (R = V ÷ I) 計(jì)算得出的。
輸入信號(hào)必須在有效邏輯狀態(tài)之間快速轉(zhuǎn)換，如建議運(yùn)行條件 表中的輸入轉(zhuǎn)換速率所定義。不符合此規(guī)范將導(dǎo)致功耗過大并可能導(dǎo)致振蕩。有關(guān)更多詳細(xì)信息，請(qǐng)參閱 CMOS 輸入緩慢或懸空的影響 應(yīng)用報(bào)告。
在運(yùn)行期間，任何時(shí)候都不要讓輸入懸空。未使用的輸入必須在有效的高或低電壓電平下進(jìn)行端接。如果系統(tǒng)不會(huì)一直主動(dòng)驅(qū)動(dòng)輸入，則可以添加上拉或下拉電阻器，以在這些時(shí)間段提供有效的輸入電壓。電阻值將取決于多種因素；但建議使用 10kΩ 電阻器，這通常可以滿足所有要求。
圖 7-1 LVxT 輸入電壓電平