ZHCSUI9 January 2024 SN74LV6T07-EP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件包括開(kāi)漏 CMOS 輸出。開(kāi)漏輸出僅能將輸出驅(qū)動(dòng)為低電平。當(dāng)處于邏輯高電平狀態(tài)時(shí)，開(kāi)漏輸出將處于高阻態(tài)。此器件的驅(qū)動(dòng)能力可能在輕負(fù)載時(shí)產(chǎn)生快速邊緣，因此應(yīng)考慮布線和負(fù)載條件以防止振鈴。此外，該器件的輸出能夠驅(qū)動(dòng)的電流比此器件能夠承受的電流更大，而不會(huì)損壞器件。務(wù)必限制器件的輸出功率，以避免因過(guò)電流而損壞器件。必須始終遵守絕對(duì)最大額定值 中規(guī)定的電氣和熱限值。
當(dāng)置于高阻態(tài)時(shí)，輸出既不會(huì)拉出電流，也不會(huì)灌入電流，但電氣特性 表中定義的小漏電流除外。在高阻抗?fàn)顟B(tài)下，輸出電壓不受器件控制，而取決于外部因素。如果沒(méi)有其他驅(qū)動(dòng)器連接到該節(jié)點(diǎn)，則這稱為懸空節(jié)點(diǎn)且電壓未知。上拉電阻可以連接到輸出端，以便當(dāng)輸出端處于高阻態(tài)時(shí)在輸出端提供已知電壓。電阻值將取決于多種因素，包括寄生電容和功耗限制。通常，可以使用 10kΩ 電阻器來(lái)滿足這些要求。
未使用的開(kāi)漏 CMOS 輸出應(yīng)保持?jǐn)嚅_(kāi)狀態(tài)。