ZHCSS84A May 2023 – November 2023 SN74LV1T126-Q1
PRODUCTION DATA
封裝選項
請參考 PDF 數據表獲取器件具體的封裝圖。
機械數據 (封裝 | 引腳)
- DBV|5
- DCK|5
散熱焊盤機械數據 (封裝 | 引腳)
訂購信息
7.3.3 LVxT 增強輸入電壓
SN74LV1T126-Q1 屬于 TI 的 LVxT 邏輯器件系列，具有集成電壓電平轉換功能。該系列器件的設計具有更低的輸入電壓閾值，支持升壓轉換；其輸入可承受高達 5.5V 電平的信號，支持降壓轉換。輸出電壓將始終以電源電壓 (VCC) 為基準，如電氣特性 表中所述。為了正常運行，輸入信號必須保持在或低于指定的 VIH(MIN) 電平才能獲得高電平輸入狀態，保持在或低于指定的 VIL(MAX) 電平才能獲得低電平輸入狀態。圖 7-2 顯示了 LVxT 系列器件的典型 VIH 和 VIL 電平，以及標準 CMOS 器件的電壓電平用于比較。
輸入為高阻抗，通常建模為與輸入電容并聯的電阻器，如電氣特性 中所示。最壞情況下的電阻是根據絕對最大額定值 中給出的最大輸入電壓和電氣特性 中給出的最大輸入漏電流，使用歐姆定律 (R = V ÷ I) 計算得出的。
輸入要求輸入信號在有效邏輯狀態之間快速轉換，如建議運行條件 表中的輸入轉換時間或速率所定義。不符合此規范將導致功耗過大并可能導致振蕩。有關更多詳細信息，請參閱 CMOS 輸入緩慢變化或懸空的影響 應用報告。
在運行期間，任何時候都不要讓輸入懸空。未使用的輸入必須在 VCC 或 GND 端接。如果系統不會一直主動驅動輸入，則可以添加上拉或下拉電阻器，以在這些時間段提供有效的輸入電壓。電阻值將取決于多種因素；但建議使用 10kΩ 電阻器，這通常可以滿足所有要求。
圖 7-2 LVxT 輸入電壓電平