ZHCSEQ7C February 2016 – December 2021 SN65DP141
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 Revision History
- 5 Pin Configuration and Functions
- 6 Specifications
- 7 Parameter Measurement Information
-
8 Detailed Description
- 8.1 Overview
- 8.2 Functional Block Diagram
- 8.3 Feature Description
- 8.4 Device Functional Modes
- 8.5
Register Maps
- 8.5.1 Register 0x00 (General Device Settings) (offset = 00000000) [reset = 00000000]
- 8.5.2 Register 0x01 (Channel Enable) (offset = 00000000) [reset = 00000000]
- 8.5.3 Register 0x02 (Channel 0 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.4 Register 0x03 (Channel 0 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.5 Register 0x05 (Channel 1 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.6 Register 0x06 (Channel 1 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.7 Register 0x08 (Channel 2 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.8 Register 0x09 (Channel 2 Enable Settings) (offset = 00000000) [reset = 00000000]
- 8.5.9 Register 0x0B (Channel 3 Control Settings) (offset = 00000000) [reset = 00000000]
- 8.5.10 Register 0x0C (Channel 3 Control Settings) (offset = 00000000) [reset = 00000000]
- 9 Application and Implementation
- 10Power Supply Recommendations
- 11Layout
- 12Device and Documentation Support
- 13Mechanical, Packaging, and Orderable Information
3 說明
SN65DP141 是一款與協議無關的異步、低延遲、四通道線性均衡器，該器件經過優化適用于高達 12Gbps 的數據速率并且可對電路板走線和電纜所產生的損耗進行補償。
該器件透明呈現 DisplayPort (DP) 鏈路訓練，這使得 DP 發送設備和接收設備能夠執行有效的鏈路訓練，克服了傳統 aux snooping 轉接驅動器的缺點。此外，該器件與位置無關。它可置于源設備、電纜或接收設備內，從而為總體鏈路預算有效提供負損耗 分量。SN65DP141 內的線性均衡在與接收器搭配使用時還可提高鏈路裕度，從而實現判決反饋均衡 (DFE)。
SN65DP141 支持采用 I2C 和 GPIO 配置對均衡、增益、動態范圍進行獨立通道控制。
器件信息(1)
| 器件型號 | 封裝 | 封裝尺寸（標稱值） |
|---|---|---|
| SN65DP141 | WQFN (38) | 7.00mm × 5.00mm |
(1) 如需了解所有可用封裝，請參閱數據表末尾的可訂購產品附錄。
簡化版原理圖