国产综合视频在线观看,www国产在线观看,99免费日韩大片

ZHCSXN2 December 2024 MCF8315D

PRODUCTION DATA

封裝選項(xiàng)

機(jī)械數(shù)據(jù) (封裝 | 引腳)

PWP|24
- MPDS372A

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

PWP|24
- PPTD395

訂購(gòu)信息

5.6 標(biāo)準(zhǔn)和快速模式下 SDA 和 SCL 總線的特征

在自然通風(fēng)條件下的工作溫度范圍內(nèi)測(cè)得（除非另有說(shuō)明）

參數(shù)		測(cè)試條件	最小值	最大值	單位
標(biāo)準(zhǔn)模式
f_SCL	SCL 時(shí)鐘頻率		0	100	kHz
t_{HD_STA}	（重復(fù)）START 條件后的保持時(shí)間	在這段時(shí)間后，第一個(gè)時(shí)鐘脈沖被生成。	4		μs
t_LOW	SCL 時(shí)鐘的低電平周期		4.7		μs
t_HIGH	SCL 時(shí)鐘的高電平周期		4		μs
t_{SU_STA}	重復(fù)啟動(dòng)條件的建立時(shí)間		4.7		μs
t_{HD_DAT}	數(shù)據(jù)保持時(shí)間 ⁽²⁾	I2C 總線器件	0 ⁽³⁾	⁽⁴⁾	μs
t_{SU_DAT}	數(shù)據(jù)建立時(shí)間		250		ns
t_r	SDA 和 SCL 信號(hào)的上升時(shí)間			1000	ns
t_f	SDA 和 SCL 信號(hào)的下降時(shí)間 ⁽³⁾⁽⁶⁾⁽⁷⁾⁽⁸⁾			300	ns
t_{SU_STO}	STOP 條件的建立時(shí)間		4		μs
t_BUF	停止條件和啟動(dòng)條件之間的總線空閑時(shí)間		4.7		μs
C_b	每個(gè)總線的容性負(fù)載 ⁽⁹⁾			400	pF
t_{VD_DAT}	數(shù)據(jù)有效時(shí)間 ⁽¹⁰⁾			3.45 ⁽⁴⁾	μs
t_{VD_ACK}	數(shù)據(jù)有效確認(rèn)時(shí)間 ⁽¹¹⁾			3.45 ⁽⁴⁾	μs
V_nL	低電平的噪聲容限	對(duì)于每個(gè)連接的器件（包括遲滯）	0.1*AVDD		V
V_nh	高電平的噪聲容限	對(duì)于每個(gè)連接的器件（包括遲滯）	0.2*AVDD		V
快速模式
f_SCL	SCL 時(shí)鐘頻率		0	400	KHz
t_{HD_STA}	（重復(fù)）START 條件后的保持時(shí)間	在這段時(shí)間后，第一個(gè)時(shí)鐘脈沖被生成。	0.6		μs
t_LOW	SCL 時(shí)鐘的低電平周期		1.3		μs
t_HIGH	SCL 時(shí)鐘的高電平周期		0.6		μs
t_{SU_STA}	重復(fù)啟動(dòng)條件的建立時(shí)間		0.6		μs
t_{HD_DAT}	數(shù)據(jù)保持時(shí)間 ⁽²⁾		0 ⁽³⁾	⁽⁴⁾	μs
t_{SU_DAT}	數(shù)據(jù)建立時(shí)間		100 ⁽⁵⁾		ns
t_r	SDA 和 SCL 信號(hào)的上升時(shí)間		20	300	ns
t_f	SDA 和 SCL 信號(hào)的下降時(shí)間 ⁽³⁾⁽⁶⁾⁽⁷⁾⁽⁸⁾		20 x (AVDD/5.5V)	300	ns
t_{SU_STO}	STOP 條件的建立時(shí)間		0.6		μs
t_BUF	停止條件和啟動(dòng)條件之間的總線空閑時(shí)間		1.3		μs
C_b	每個(gè)總線的容性負(fù)載 ⁽⁹⁾			400	pF
t_{VD_DAT}	數(shù)據(jù)有效時(shí)間 ⁽¹⁰⁾			0.9 ⁽⁴⁾	μs
t_{VD_ACK}	數(shù)據(jù)有效確認(rèn)時(shí)間 ⁽¹¹⁾			0.9 ⁽⁴⁾	μs
V_nL	低電平的噪聲容限	對(duì)于每個(gè)連接的器件（包括遲滯）	0.1*AVDD		V
V_nh	高電平的噪聲容限	對(duì)于每個(gè)連接的器件（包括遲滯）	0.2*AVDD		V

(2) t_{HD_DAT} 是從 SCL 下降沿開始測(cè)量的數(shù)據(jù)保持時(shí)間，適用于傳輸和確認(rèn)中的數(shù)據(jù)。

(3) 器件必須在內(nèi)部為 SDA 信號(hào)提供至少 300ns 的保持時(shí)間（相對(duì)于 SCL 信號(hào)的 V_IH(min)）以橋接未定義的 SCL 下降沿區(qū)域。

(4) 對(duì)于標(biāo)準(zhǔn)模式和快速模式，最大 t_{HD_DAT} 可以為 3.45μs 和 0.9μs，但必須比 t_{VD_DAT} 或 t_{VD_ACK} 的最大值小一個(gè)轉(zhuǎn)換時(shí)間。僅當(dāng)器件不延長(zhǎng) SCL 信號(hào)的低電平周期 (t_LOW) 時(shí)才必須滿足該最大值。如果時(shí)鐘延長(zhǎng)了 SCL，則數(shù)據(jù)必須在其釋放時(shí)鐘之前的設(shè)置時(shí)間內(nèi)有效。

(5) 快速模式 I2C 總線器件可用于標(biāo)準(zhǔn)模式 I2C 總線系統(tǒng)，但必須滿足 t_{SU_DAT} 250ns 的要求。如果該器件不延長(zhǎng) SCL 信號(hào)的低電平周期，將自動(dòng)成為該情況。如果此類器件確實(shí)延長(zhǎng)了 SCL 信號(hào)的低電平周期，則此類器件必須在釋放 SCL 線之前的 t_r(max) + t_{SU_DAT} = 1000 + 250 = 1250ns 內(nèi)（根據(jù)標(biāo)準(zhǔn)模式 I2C 總線規(guī)范）將下一個(gè)數(shù)據(jù)位輸出到 SDA 線。確認(rèn)時(shí)序也必須滿足該建立時(shí)間。

(6) 如果與 HS 模式器件混合使用，則根據(jù)表 10 允許更短的下降時(shí)間。

(7) SDA 和 SCL 總線的最大 t_f 額定值為 300ns。SDA 輸出級(jí)的最大下降時(shí)間 t_f 額定值為 250ns。這允許在 SDA 和 SCL 引腳以及 SDA/SCL 總線之間連接串聯(lián)保護(hù)電阻器，而不超過(guò)最大 t_f 額定值。

(8) 在快速+ 模式下，輸出級(jí)和總線時(shí)序的下降時(shí)間具有相同的額定值。如果使用串聯(lián)電阻器，則設(shè)計(jì)人員在考慮總線時(shí)序時(shí)應(yīng)確保實(shí)現(xiàn)這一點(diǎn)。

(9) 允許的最大總線電容可能會(huì)有所不同，具體取決于應(yīng)用的實(shí)際工作電壓和頻率。

(10) t_{VD_DAT} = 數(shù)據(jù)信號(hào)從 SCL 低電平到 SDA 輸出（高電平或低電平，取決于哪個(gè)更差）的時(shí)間。

(11) t_{VD_ACK} = 確認(rèn)信號(hào)從 SCL 低電平到 SDA 輸出（高電平或低電平，取決于哪個(gè)更差）的時(shí)間。