ZHCSXO1 December 2024 LMX2624-SP
ADVANCE INFORMATION
LD_LOCK_EN 位用于選擇鎖定檢測(cè)指示的類(lèi)型。如果此位為 0x0，則選擇“VCOcal”類(lèi)型，如果此位設(shè)置為 0x1，則選擇“VTune 和 VCOcal”類(lèi)型。
選擇“VCocal”鎖定檢測(cè)類(lèi)型后，該位會(huì)在 VCO 完成校準(zhǔn)且 LD_DLY 超時(shí)計(jì)數(shù)器結(jié)束后在 MUXout 引腳上置為高電平輸出。否則 MUXout 引腳為低電平。
選擇“VTUNE 和 VCOcal”鎖定檢測(cè)類(lèi)型時(shí)，如果 VCO 調(diào)諧電壓處于可接受的水平內(nèi)，且 VCO 校準(zhǔn)和 LD_DLY 超時(shí)計(jì)數(shù)器已完成，則該位會(huì)在 MUXout 引腳上置為高電平輸出。否則 MUXout 引腳為低電平。
可編程計(jì)時(shí)器（LD_DLY，寄存器 R60[15:0]）會(huì)在 VCO 校準(zhǔn)完成后增加額外的延遲，之后才會(huì)將鎖定檢測(cè)指示器置為高電平。LD_DLY 是 16 位無(wú)符號(hào)數(shù)，對(duì)應(yīng)于絕對(duì)延遲中的相位檢測(cè)器周期數(shù)。例如，100MHz 的相位檢測(cè)器頻率和 LD_DLY=10000 會(huì)在指示器置位之前增加 100μs 的延遲。如果 PLL 解除鎖定或移除輸入基準(zhǔn)時(shí)鐘，則鎖定檢測(cè)器變?yōu)榈碗娖健?/p>