ZHCSY35A April 2025 – May 2025 LMK3C0105-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
- 6 參數測量信息
- 7 詳細說明
-
8 器件寄存器
- 8.1
寄存器映射
- 8.1.1 R0 寄存器（地址 = 0x0）[復位 = 0x0861/0x0863]
- 8.1.2 R1 寄存器（地址 = 0x1）[復位 = 0x5599]
- 8.1.3 R2 寄存器（地址 = 0x2）[復位 = 0xC28F]
- 8.1.4 R3 寄存器（地址 = 0x3）[復位 = 0x1804]
- 8.1.5 R4 寄存器（地址 = 0x4）[復位 = 0x0000]
- 8.1.6 R5 寄存器（地址 = 0x5）[復位 = 0x0000]
- 8.1.7 R6 寄存器（地址 = 0x6）[復位 = 0x0AA7]
- 8.1.8 R7 寄存器（地址 = 0x7）[復位 = 0x5D1F]
- 8.1.9 R8 寄存器（地址 = 0x8）[復位 = 0xC28F]
- 8.1.10 R9 寄存器（地址 = 0x9）[復位 = 0x3000/0x1000]
- 8.1.11 R10 寄存器（地址 = 0xA）[復位 = 0x0010]
- 8.1.12 R11 寄存器（地址 = 0xB）[復位 = 0x4000]
- 8.1.13 R12 寄存器（地址 = 0xC）[復位 = 0x6800]
- 8.1.14 R238 寄存器（地址 = 0xEE）[復位 = 0x0000]
- 8.1
寄存器映射
- 9 應用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
7.5.1 I2C 串行接口
LMK3C0105-Q1 上的 I2C 端口用作外圍器件，支持 100kHz 標準模式和 400kHz 快速模式運行。快速模式對控制信號提出了干擾容限要求。因此，輸入接收器會忽略持續時間小于 50ns 的脈沖。I2C 接口規范 中提供了 I2C 時序要求。圖 7-5 顯示了時序圖。
圖 7-5 I2C 時序圖可以通過作為 I2C 數據包的一部分傳輸的 7 位外設地址來訪問 LMK3C0105-Q1。只有具有匹配外設地址的器件才會響應后續的 I2C 命令。在 I2C 模式下，LMK3C0105-Q1 允許最多四個獨特的外圍器件根據 I2C_ADDR 的引腳搭接（連接到 VDD、GND、SDA 或 SCL）占用 I2C 總線。默認情況下，器件外設地址為 0b11010xx（兩個 LSB 由 I2C_ADDR 引腳確定）。通過 I2C 可以配置完整地址。
在通過 I2C 接口傳輸數據期間，對針對傳輸的每個數據位生成一個時鐘脈沖。在時鐘的高電平期間，SDA 線上的數據必須保持穩定。數據線的高電平或低電平狀態只能在 SCL 線上的時鐘信號為低電平時發生變化。啟動數據傳輸條件的特征是當 SCL 為高電平時 SDA 線上發生從高電平到低電平的轉換。停止數據傳輸條件的特征是當 SCL 為高電平時 SDA 線上發生從低電平到高電平的轉換。啟動和停止條件始終由控制器啟動。SDA 線上每個字節的長度都必須為八位。每個字節后面必須跟有一個響應位，并且字節首先發送 MSB。LMK3C0105-Q1 具有一個 8 位寄存器地址，后跟一個 16 位數據字。
響應位 (A) 或否定響應位 (A’) 是附加到任何 8 位數據字節的第 9 位，始終由接收器生成，用于向發送器通知已收到該字節（當 A = 0 時）或未收到該字節（當 A' = 0 時）。A = 0 是通過在第 9 個時鐘脈沖期間將 SDA 線拉至低電平來實現的，A' = 0 是通過在第 9 個時鐘脈沖期間將 SDA 線保持在高電平來實現的。
I2C 控制器通過將啟動條件置為有效來啟動數據傳輸，這會啟動連接到串行總線的所有外圍器件的響應。根據控制器通過 SDA 線發送的 8 位地址字節（由 7 位外設地址（MSB 在前）和一個 R/W' 位組成），地址與傳輸地址相對應的器件通過發送響應位進行響應。當選定的器件等待與控制器進行數據傳輸時，總線上的所有其他器件保持空閑。
數據傳輸發生后，停止條件建立。在寫入模式下，控制器在來自外設的最后一個數據字節的響應位之后的第 10 個時鐘脈沖期間將停止條件置為有效以結束數據傳輸。在讀模式下，控制器從外設接收最后一個數據字節，但在第 9 個時鐘脈沖期間不會將 SDA 拉至低電平。這稱為否定響應位。通過接收否定響應位，外設知道數據傳輸已完成并進入空閑模式。然后，控制器在第 10 個時鐘脈沖之前的低電平周期內將數據線設為低電平，并在第 10 個時鐘脈沖期間將數據線設為高電平以將停止條件置為有效。圖 7-6 和圖 7-7 展示了使用 LMK3C0105-Q1 分別進行塊寫入和塊讀取的序列。
圖 7-6 一般塊寫入序列
圖 7-7 一般塊讀取序列