ZHCSXJ5A September 2024 – November 2024 LMK1D2102L , LMK1D2104L , LMK1D2106L
PRODUCTION DATA
9.2.2 詳細設計過程
參閱輸入端接，根據是單端還是差分輸入來實現正確的輸入端接。
參閱 LVDS 輸出端接，根據接收器應用選擇輸出端接方案。
TI 建議使用 100Ω 電阻器對未使用的輸出進行差分端接以獲得最佳性能，盡管允許使用未端接的輸出，但這會導致所使用輸出的性能略有下降（輸出交流共模 VOS）。
在該應用示例中，ADC 時鐘和 SYSREF 時鐘需要不同的輸出連接方案。電源濾波和旁路對于低噪聲應用至關重要。
LMK1D210xL 可提供多個輸出共模范圍，以滿足 ADC 或 AFE 的接收器要求。如果 LMK1D210xL 的輸出電壓和接收器之間存在共模不匹配，請使用交流耦合來解決不匹配問題。交流耦合會增加與該交流耦合網絡（高通濾波器）相關的穩定時間，從而可能在初始瞬態期間導致不確定的行為。對于此類應用，必須對輸出進行直流耦合，因此需要采用一種方案來克服驅動器和接收器共模電壓之間的固有不匹配。
應用手冊將 LVDS 驅動器與 Sub-LVDS 接收器對接 討論了如何將 LVDS 驅動器和 sub-LVDS 接收器對接。同樣的概念也可應用于將 LMK1D210xL 輸出連接到具有較低共模電壓的接收器。
圖 9-2 將 LMK1D210x 與較低共模接收器進行直流耦合的原理圖圖 9-2 展示了用于降低共模電壓的電阻分壓器網絡，前面提到的應用手冊中對此進行了說明。根據接收器的輸入共模電壓要求來選擇電阻器 R1、R2 和 R3。如前文所述，驗證降低的擺幅是否能夠滿足接收器的要求。可以使用節 8.4.1 中突出顯示的 AMP_SEL 引腳來選擇更高擺幅模式（升壓 LVDS 擺幅模式），以補償電阻分壓器引起的下降擺幅。