ZHCSU27B May 2004 – January 2024 LM64
PRODUCTION DATA
5.8 SMBus 數字開關特性
除非另有說明，否則這些規格適用于 VDD = +3.0VDC 至 +3.6VDC，輸出線路上的 CL（負載電容）= 80pF。粗體限值適用于 TA = TJ；TMIN ≤ TA ≤ TMAX；所有其他限值適用于 TA = TJ = +25°C（除非另有說明）。LM64 的開關特性完全符合或超過已發布的 SMBus 規范 2.0 版。以下參數是與 LM64 相關的 SMBCLK 和 SMBDAT 信號之間的時序關系。它們遵循 SMBus 總線規范，但這并非必需。
| 符號 | 參數 | 條件 | 限值 (1) | 單位 （限值） |
|---|---|---|---|---|
| fSMB | SMBus 時鐘頻率 | 10 100 | KHz（最小值） kHz（最大值） | |
| tLOW | SMBus 時鐘低電平時間 | 從 VIN(0) max 到 VIN(0) max | 4.7 | μs（最小值） |
| tHIGH | SMBus 時鐘高電平時間 | 從 VIN(1) min 到 VIN(1) min | 4.0 50 | μs（最小值） ms（最大值） |
| tR | SMBus 上升時間 | 請參閱 (2) | 1 | μs（最大值） |
| tF | SMBus 下降時間 | 請參閱 (3) | 0.3 | μs（最大值） |
| tOF | 輸出下降時間 | CL = 400pF，IO = 3mA | 250 | ns（最大值） |
| tTIMEOUT | 串行接口復位時的 SMBData 和 SMBCLK 低電平時間。請參閱 (4) | 25 35 | ms（最小值） ms（最大值） | |
| tSU:DAT | 數據輸入到 SMBCLK 高電平的建立時間 | 250 | ns（最小值） | |
| tHD:DAT | SMBCLK 低電平后數據輸出穩定時間 | 300 930 | ns（最小值） ns（最大值） | |
| tHD:STA | （重復）啟動條件的保持時間。在此周期后，生成第一個時鐘。 | 4.0 | μs（最小值） | |
| tSU:STO | 停止條件 SMBCLK 高電平至 SMBDAT 低電平（停止條件設置） | 100 | ns（最小值） | |
| tSU:STA | SMBus 重復啟動條件建立時間，SMBCLK 高電平至 SMBDAT 低電平 | 4.7 | μs（最小值） | |
| tBUF | 停止條件和啟動條件之間的 SMBus 空閑時間 | 4.7 | μs（最小值） |
(1) 限值保證達到 TI 的 AOQL（平均出廠質量水平）。
(2) 輸出上升時間的測量范圍為 (VIL max - 0.15V) 至 (VIH min + 0.15V)。
(3) 輸出下降時間的測量范圍為 (VIH min + 0.15V) 至 (VIL min - 0.15V)。
(4) 將 SMBData 和/或 SMBCLK 線路保持為低電平的時間間隔大于 tTIMEOUT 將復位 LM64 的 SMBus 狀態機，從而將 SMBDAT 和 SMBCLK 引腳設置為高阻抗狀態。
圖 5-1 SMBCLK 和 SMBDAT 信號的 SMBus 時序圖表 5-1
| 引腳名稱 | 引腳編號 | D1 | D2 | D3 | D4 | D5 | D6 | R1 | SNP | ESD CLAMP |
|---|---|---|---|---|---|---|---|---|---|---|
| GPIO1 | 1 | X | X | X | ||||||
| GPIO2 | 2 | X | X | X | ||||||
| GPIO3 | 3 | X | X | X | ||||||
| PWM | 4 | X | X | X | ||||||
| VDD | 5 | X | ||||||||
| D+ | 6 | X | X | X | X | X | X | |||
| D? | 7 | X | X | X | X | X | X | |||
| T_Crit | 8 | X | X | X | X | |||||
| A0 | 12 | X | ||||||||
| ALERT | 14 | X | X | X | X | |||||
| TACH | 15 | X | X | X | ||||||
| SMBDAT | 16 | X | X | X | ||||||
| SMBCLK | 17 | X | ||||||||
| GPIO5 | 18 | X | X | X | ||||||
| GPIO4 | 19 | X | X | X | ||||||
| GPD1 | 20 | X | ||||||||
| GPD2 | 21 | X | ||||||||
| GPD3 | 22 | X | ||||||||
| GPD4 | 23 | X | ||||||||
| GPD5 | 24 | X |
圖 5-2 ESD 保護輸入結構