ZHCSID5H April 2018 – June 2024 ISO1410 , ISO1412 , ISO1430 , ISO1432 , ISO1450 , ISO1452
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
表 9-1 展示了驅(qū)動器功能模式。
| VCC1(1) | VCC2(1) | 輸入 D | 驅(qū)動器使能 DE | 輸出(3) | |
|---|---|---|---|---|---|
| Y、A | Z、B | ||||
| PU | PU | H | H | H | L |
| L | H | L | H | ||
| X | L | 高阻態(tài) | 高阻態(tài) | ||
| X | 開路 | 高阻態(tài) | 高阻態(tài) | ||
| 開路 | H | H | L | ||
| PD(2) | PU | X | X | 高阻態(tài) | 高阻態(tài) |
| X | PD | X | X | 高阻態(tài) | 高阻態(tài) |
下面的說明特定于半雙工器件，但相同的邏輯也適用于輸出為 Y 和 Z 的全雙工器件。
當驅(qū)動器使能引腳 DE 為邏輯高電平時，差分輸出 A 和 B 跟隨數(shù)據(jù)輸入 D 的邏輯狀態(tài)。D 輸入的邏輯高電平會導(dǎo)致 A 輸出變?yōu)楦唠娖剑珺 輸出變?yōu)榈碗娖健Ｒ虼耍?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="#T4991548-38">方程式 1 定義的差分輸出電壓為正。
D 輸入的邏輯低電平會使 B 輸出變?yōu)楦唠娖?，A 輸出變?yōu)榈碗娖?。因此?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="#T4991548-38">方程式 1 定義的差分輸出電壓為負。DE 輸入端的邏輯低電平會使兩個輸出進入高阻抗 (Hi-Z) 狀態(tài)。當 DE 輸入為邏輯低電平時，D 引腳的邏輯狀態(tài)與之無關(guān)。DE 引腳有一個內(nèi)部下拉電阻接地。當 DE 引腳保持開路時，該驅(qū)動器默認處于禁用狀態(tài)（總線輸出處于高阻態(tài)）。D 引腳具有內(nèi)部上拉電阻器。啟用驅(qū)動器后，當 D 引腳保持開路時，A 輸出變?yōu)楦唠娖?，B 輸出變?yōu)榈碗娖健?/p>
表 9-2 展示了接收器功能模式。
| VCC1(1) | VCC2(1) | 差分輸入 | 接收器使能 RE | 輸出 R |
|---|---|---|---|---|
| VID = VA – VB | ||||
| PU | PU | –0.02V ≤ VID | L | H |
| -0.2V < VID < 0.02V | L | 不確定 | ||
| VID≤ –0.2V | L | L | ||
| X | H | 高阻態(tài) | ||
| X | 開路 | 高阻態(tài) | ||
| 開路、短路和空閑 | L | H | ||
| PD(2) | PU | X | X | 高阻態(tài) |
| PU | PD | X | L | H |
| PD(2) | PD | X | X | 高阻態(tài) |
當接收器使能引腳 RE 為邏輯低電平時，接收器被啟用。當方程式 2 定義的差分輸入電壓大于正輸入閾值 VTH+ 時，接收器輸出 R 變?yōu)楦唠娖健?/p>
當方程式 2 定義的差分輸入電壓低于負輸入閾值 VTH– 時，接收器輸出 R 變?yōu)榈碗娖?。如?VID 介于 VTH+ 和 VTH- 閾值之間，則輸出是不確定的。接收器輸出處于高阻抗狀態(tài)，當 RE 引腳為邏輯高電平或保持開路時，VID 的幅度和極性無關(guān)緊要。當收發(fā)器與總線斷開（開路）、總線與其他線路短接（短路）或未對總線進行有源驅(qū)動（空閑總線）時，接收器輸入的內(nèi)部偏置會導(dǎo)致輸出失效防護高電平。