ZHCSFC4E December 2015 – July 2025 HD3SS3220 , HD3SS3220L
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說明
- 7 應(yīng)用和實施
- 8 電源相關(guān)建議
- 9 布局
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RNH|30
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
5.6 時序要求
| 最小值 | 標(biāo)稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|
| I2C（SDA、SCL） | |||||
| tSU:DAT | 數(shù)據(jù)設(shè)置時間 | 100 | ns | ||
| tHD:DAT | 數(shù)據(jù)設(shè)置時間 | 10 | ns | ||
| tSU;STA | SCL 到啟動條件的建立時間 | 0.6 | μs | ||
| tHD，STA | （重復(fù)）啟動條件到 SCL 的保持時間 | 0.6 | μs | ||
| tSU:STO | STOP 條件的設(shè)置時間 | 0.6 | μs | ||
| tVD;DAT | 數(shù)據(jù)有效時間 | 0.9 | μs | ||
| tVD;ACK | 數(shù)據(jù)有效確認(rèn)時間 | 0.9 | μs | ||
| tBUF | STOP 與 START 條件之間的總線空閑時間 | 1.3 | μs | ||
| fSCL | SCL 時鐘頻率；本地 I2C 控制的 I2C 模式 | 400 | ns | ||
| tr | SDA 和 SCL 信號的上升時間 | 300 | ns | ||
| tf | SDA 和 SCL 信號的下降時間 | 300 | ns | ||
| CBUS_100KHZ | 以 ≤ 100KHz 運行時，每個總線線路的總?cè)菪载?fù)載 | 400 | pF | ||
| CBUS_400KHZ | 以 400KHz 運行時，每個總線線路的總?cè)菪载?fù)載. | 100 | pF | ||
| SS MUX | |||||
| tPD | 開關(guān)傳播延遲請參閱圖 5-3 | 80 | ps | ||
| tSW_ON | DIR 至開關(guān)打開的開關(guān)時間，請參閱圖 5-2 | 0.5 | μs | ||
| tSW_OFF | DIR 至開關(guān)關(guān)閉的開關(guān)時間，請參閱圖 5-2 | 0.5 | μs | ||
| tSK_INTRA | 差分對內(nèi)輸出偏斜，請參閱圖 5-3 | 5 | ps | ||
| tSK_INTER | 差分對間輸出偏斜，請參閱圖 5-3 | 20 | ps | ||
| 上電時序 | |||||
| tENnCC_HI | VDD5 和 VCC33 電源均穩(wěn)定后，ENn_CC 為高電平。請參閱 圖 6-3。 | 2 | ms | ||
| tVDD5V_PG | VDD5 在 VCC33 之前穩(wěn)定。請參閱 圖 6-2。 | 2 | ms | ||
圖 5-1 測試設(shè)置
圖 5-2 開關(guān)時序圖
圖 5-3 時序圖和測試設(shè)置