ZHCSYY6 September 2025 DS160PR410-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說明
- 7 應(yīng)用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RGF|40
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGF|40
訂購信息
4 引腳配置和功能
圖 4-1 RGF 封裝，40 引腳 VQFN（俯視圖）表 4-1 引腳功能
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 控制接口 | |||
| READ_ENn | 14 | I，3.3V LVCMOS | 在 SMBus/I2C 控制器模式下： 器件上電后，當(dāng)該引腳為低電平時，這會啟動 SMBus / I2C 控制器模式 EEPROM 讀取功能。EEPROM 讀取完成后（通過將 DONEn 置為低電平進(jìn)行指示），該引腳可保持低電平，以保障器件正常運行。在 EEPROM 加載過程中，器件的信號路徑被禁用。 在 SMBus/I2C 目標(biāo)模式和引腳模式下： 在這些模式下，不使用引腳。引腳可以保持懸空。該引腳具有 1MΩ 內(nèi)部弱下拉電阻。 |
| EQ0/ADDR0 | 15 | I，5 電平 | 在引腳模式下： 設(shè)置 表 6-1 中提供的接收器線性均衡 (CTLE) 增強。只在器件上電時對這些引腳進(jìn)行采樣。 在 SMBus/I2C 模式下： 按照 表 6-5 中的說明設(shè)置 SMBus/I2C 目標(biāo)地址。只在器件加電時對這些引腳進(jìn)行采樣。 |
| EQ1/ADDR1 | 16 | I，5 電平 | |
| 模式 | 17 | I，5 電平 | 設(shè)置器件控制配置模式。表 6-4 中提供的 5 電平 IO 引腳。該引腳可以在器件上電或正常運行模式下使用。 L0：引腳模式 – 器件控制配置僅由 strap 配置引腳完成。 L1：SMBus/I2C 控制器模式 - 從外部 EEPROM 讀取器件控制配置。在 DS160PR410-Q1 成功從 EEPROM 讀取數(shù)據(jù)后，芯片會將 DONEn 引腳驅(qū)動為低電平。在 EEPROM 讀取之前、讀取期間或讀取之后，SMBus/I2C 目標(biāo)功能在該模式下可用。請注意，在 EEPROM 讀取期間，如果外部 SMBus/I2C 主模式希望訪問 DS160PR410-Q1 寄存器，則必須支持仲裁。 L2：SMBus/I2C 目標(biāo)模式 – 器件控制配置由外部 SMBus/I2C 控制器完成。 L3 和 L4（懸空）：保留 – TI 內(nèi)部測試模式。 |
| RX_DET/SCL | 18 | I，5 電平 / I/O、3.3V LVCMOS，漏極開路 | 在引腳模式下： 按照 表 6-3 中提供的方式設(shè)置接收器檢測狀態(tài)機選項。僅在器件上電時對引腳進(jìn)行采樣。 在 SMBus/I2C 模式下： 3.3V SMBus/I2C 時鐘。根據(jù) SMBus/I2C 接口標(biāo)準(zhǔn)，需要外部 1kΩ 至 5kΩ 上拉電阻。 |
| GAIN / SDA | 19 | I，5 電平 / I/O、3.3V LVCMOS，漏極開路 | 在引腳模式下： 從器件輸入端到輸出端的平坦增益（直流和交流）。僅在器件上電時對引腳進(jìn)行采樣。 在 SMBus/I2C 模式下： 3.3V SMBus/I2C 數(shù)據(jù)。根據(jù) SMBus/I2C 接口標(biāo)準(zhǔn)，需要外部 1kΩ 至 5kΩ 上拉電阻。 |
| SEL | 34 | I，3.3V LVCMOS | 引腳選擇交叉點多路復(fù)用器路徑。在所有器件控制模式下均有效。59kΩ 內(nèi)部下拉電阻。注意：切換時，該引腳還會觸發(fā) PCIe RX 檢測狀態(tài)機。對于沒有多路復(fù)用功能的 PCIe 轉(zhuǎn)接驅(qū)動器用例，將引腳保持未連接狀態(tài)。低：直接數(shù)據(jù)路徑 – RX[0/1/2/3][P/N] 通過轉(zhuǎn)接驅(qū)動器連接到 TX[0/1/2/3][P/N]。高：交叉數(shù)據(jù)路徑 – RX[0/1/2/3][P/N] 通過轉(zhuǎn)接驅(qū)動器連接到 TX[1/0/3/2][P/N]。 |
| PD | 38 | I，3.3V LVCMOS | 控制轉(zhuǎn)接驅(qū)動器運行狀態(tài)的 2 級邏輯。在所有器件控制模式下均有效。該引腳具有 1MΩ 內(nèi)部弱下拉電阻。切換時，該引腳會觸發(fā) PCIe Rx 檢測狀態(tài)機。 高電平：斷電 低電平：上電、正常運行 |
| DONEn | 39 | O、3.3V 開漏 | 在 SMBus/I2C 控制器模式下： 指示有效 EEPROM 寄存器加載操作完成。操作所需的外部上拉電阻，例如 4.7kΩ。 高電平：外部 EEPROM 加載失敗或未完成 低電平：外部 EEPROM 加載成功并完成 在 SMBus/I2C 目標(biāo)/引腳模式下： 該輸出為高阻態(tài)。該引腳可以懸空。 |
| 數(shù)據(jù)接口 | |||
| TX3N | 1 | O | 用于 100Ω 差分驅(qū)動器輸出的反相引腳。通道 3。 |
| TX3P | 2 | O | 用于 100Ω 差分驅(qū)動器輸出的非反相引腳。通道 3。 |
| TX2N | 4 | O | 用于 100Ω 差分驅(qū)動器輸出的反相引腳。通道 2。 |
| TX2P | 5 | O | 用于 100Ω 差分驅(qū)動器輸出的非反相引腳。通道 2。 |
| TX1N | 8 | O | 用于 100Ω 差分驅(qū)動器輸出的反相引腳。通道 1。 |
| TX1P | 9 | O | 用于 100Ω 差分驅(qū)動器輸出的非反相引腳。通道 1。 |
| TX0N | 11 | O | 用于 100Ω 差分驅(qū)動器輸出的反相引腳。通道 0。 |
| TX0P | 12 | O | 用于 100Ω 差分驅(qū)動器輸出通道 0 的非反相引腳。 |
| RX0P | 21 | I | 均衡器的非反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 0。 |
| RX0N | 22 | I | 均衡器的反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 0。 |
| RX1P | 24 | I | 均衡器的非反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 1。 |
| RX1N | 25 | I | 均衡器的反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 1。 |
| RX2P | 28 | I | 均衡器的非反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 2。 |
| RX2N | 29 | I | 均衡器的反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 2。 |
| RX3P | 31 | I | 均衡器的非反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 3。 |
| RX3N | 32 | I | 均衡器的反相差分輸入。從引腳到內(nèi)部 CM 偏置電壓的集成式 50Ω 終端電阻器。通道 3。 |
| 電源、其他 | |||
| GND | EP、3、10、13、20、23、30、33、40 | G | 器件的接地基準(zhǔn)。 EP：QFN 封裝底部的外露焊盤。這用作器件的 GND 回路。EP 必須通過低電阻路徑連接到一個或多個接地平面。過孔陣列提供到 GND 的低阻抗路徑。EP 還改善了散熱性能。 |
| VCC | 6、7、26、27 | P | 電源引腳。VCC = 3.3V ±10%。該器件的 VCC 引腳應(yīng)通過一個低電阻路徑與電路板的 VCC 平面相連。在每個 VCC 引腳附近安裝一個去耦電容連接至 GND。 |
| NC | 35、36、37 | - | 無連接。保持懸空。 |
(1) I = 輸入，O = 輸出，P = 電源，G = 接地