ZHCSXV4A September 2024 – March 2025 DRV81080-Q1
PRODUCTION DATA
當器件設置為邏輯低電平并且所有輸入引腳也設置為邏輯低電平時,nSLEEP 引腳用于將器件置于睡眠模式。如果 nSLEEP 引腳設置為邏輯低電平,而一個輸入引腳設置為邏輯高電平,器件將進入跛行回家模式。
為確保模式轉換正確,nSLEEP 引腳必須設置為至少 tI2S(從邏輯高電平轉換到邏輯低電平)或 tS2I(從邏輯低電平轉換到邏輯高電平)。
將 nSLEEP 引腳設置為邏輯低電平會產生以下結果:
SPI 中的所有寄存器均復位為默認值。
禁用 VDD 和 VM 欠壓檢測電路以減少電流消耗(如果兩個輸入均設置為邏輯低電平)。
如果兩個輸入引腳均設置為邏輯低電平,則不允許任何 SPI 通信(當 nSCS 引腳設置為邏輯低電平時,SDO 引腳將保持高阻抗)。