器件半橋具有稱為 ITRIP 的可選固定頻率負(fù)載電流調(diào)節(jié)功能。這是通過將有源輸出電流與由 OUTX_ITRIP_LVL 確定的配置電流閾值進行比較來實現(xiàn)的。OUT1-2 有兩個可能的 ITRIP 電流閾值，OUT3-6 也有三個電流閾值選項。ITRIP 閾值、使能和時序設(shè)置是在 HB_ITRIP_CONFIG、HB_ITRIP_FREQ 和 HB_ITRIP_DG 中為每個半橋單獨設(shè)置的。

由于此器件具有多個可在任何給定時間使能的集成驅(qū)動器，因此存在續(xù)流配置，旨在減少 ITRIP 半橋調(diào)節(jié)期間的功耗。與異步整流（二極管）相比，同步整流 (MOSFET) 的功耗更低。半橋續(xù)流可在非同步和同步整流（有源和無源續(xù)流）之間配置。續(xù)流設(shè)置在半橋?qū)χg共享。ITRIP 調(diào)節(jié)期間半橋的同步整流通過設(shè)置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTX_DIS 位來使能。

ITRIP 檢測在每個半橋的高側(cè)和低側(cè) MOSFET 上完成。ITRIP 由內(nèi)部過流保護電路動態(tài)消隱。

可配置的 ITRIP 時序參數(shù)為頻率和抗尖峰脈沖。下表匯總了 ITRIP 配置選項。

ITRIP 調(diào)節(jié)的步驟如下：

• 使能半橋的低側(cè)或高側(cè)。使能半橋時，會出現(xiàn)第一個 ITRIP 時鐘邊沿。
• 如果在低側(cè)或高側(cè)超過 ITRIP 限制，則器件等待的時間超過抗尖峰脈沖時間 t_{DG_ITRIP_HB}。
• 如果在抗尖峰脈沖時間后仍然超過 ITRIP 限制，則半橋會進入 Hi-Z 狀態(tài)或在 ITRIP 周期的剩余時間內(nèi)導(dǎo)通相反的 MOSFET，具體取決于 NSR_OUTX_DIS 位設(shè)置。ITRIP 狀態(tài)位置位，且調(diào)節(jié)環(huán)路重新啟動。
• 如果 NSR_OUTX_DIS = 1b（使能同步整流），則會監(jiān)控流經(jīng)使能的 MOSFET 的電流是否發(fā)生電流反轉(zhuǎn)。如果檢測到電流反轉(zhuǎn)，半橋輸出在 ITRIP 周期的剩余時間內(nèi)為 Hi-Z。

同步整流或續(xù)流功能通過設(shè)置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTX_DIS 位來使能。當(dāng) NSR_OUTX_DIS = 0b 時，如果任一 MOSFET 上發(fā)生 ITRIP，則半橋會進入 Hi-Z 狀態(tài)。如果 NSR_OUTX_DIS = 1b，則當(dāng)任一 MOSFET 上發(fā)生 ITRIP 時，都會使能相反的 MOSFET。

例如，NSR_OUTX_DIS = 1b 且 OUTX_CNFG = 100b 或 010b。如果 PWM 輸入將 HS MOSFET 設(shè)置為導(dǎo)通，并且在 HS MOSFET 上達(dá)到 ITRIP，則 LS MOSFET 會在 ITRIP 周期的剩余時間內(nèi)導(dǎo)通。HS MOSFET 在周期結(jié)束時導(dǎo)通。如果 PWM 輸入在 ITRIP 周期內(nèi)發(fā)生變化，則 ITRIP 計數(shù)器會復(fù)位，并且在 LS MOSFET 導(dǎo)通時，ITRIP 調(diào)節(jié)將激活。

如果使能了同步整流并且在發(fā)生 ITRIP 時 MOSFET 導(dǎo)通，則會監(jiān)控電流以檢測電流反轉(zhuǎn)或過零情況。高側(cè)和低側(cè) MOSFET 上都存在過零檢測。如果在 ITRIP 調(diào)節(jié)期間檢測到的負(fù)載電流達(dá)到 0A 的時間長于抗尖峰脈沖時間，則半橋輸出會在 ITRIP 周期的剩余時間內(nèi)變?yōu)?Hi-Z 狀態(tài)。過零抗尖峰脈沖時間與 ITRIP 抗尖峰脈沖時間相同。

下圖顯示了半橋的 ITRIP 行為：

只要 SPI 通信可用，就可以通過寫入 OUTX_ITRIP_LVL 位隨時更改 ITRIP 設(shè)置。此更改會立即反映在器件行為中。

如果半橋配置為 PWM 控制和 ITRIP，則在達(dá)到 ITRIP 時，行為與 SPI 寄存器控制相同，但現(xiàn)在的輸入來自配置的 PWM 引腳。