ZHCSNV9B May 2023 – March 2024 DAC39RF10 , DAC39RFS10
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細(xì)說明
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購信息
封裝選項
機(jī)械數(shù)據(jù) (封裝 | 引腳)
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
8.2.1.4.3 示例 3：分立式模擬 PLL，可實現(xiàn)出色的 DAC 性能
當(dāng)相位噪聲性能至關(guān)重要時，分立式模擬 PLL (APLL) 可提供比集成示例低得多的相位噪聲。代價是增加了 SWAP-C。圖 8-10 展示了此類實現(xiàn)方案的方框圖，該實現(xiàn)方案使用與之前討論的 LMX2820 外部 VCO 示例相同的 Synergy Microwave 8GHz DRO。
圖 8-10 分立式模擬 PLLAPLL 優(yōu)先于先前的示例，可避免使用數(shù)字分頻器和相位檢測器，從而顯著降低相位噪聲。它使用基于無源二極管的倍頻器和混頻器，這些倍頻器和混頻器幾乎不會產(chǎn)生附加相位噪聲。與所有合成器一樣，為了獲得出色性能，需要一個具有非常好的近端相位噪聲且低于 APLL 環(huán)路帶寬的頻率基準(zhǔn)。
在這種情況下，選擇 1GHz 基準(zhǔn)來方便對采樣率進(jìn)行除法，它可作為 R&S SMA100B 射頻信號發(fā)生器的輸出，也可作為 Wenzel Associates 的獨(dú)立單元。
如前所述，APLL 不使用數(shù)字分頻器或相位檢測器，這會顯著降低相位噪聲。相反，使用無源乘法器級將基準(zhǔn)乘以輸出頻率（請參閱圖 8-11）。無源混頻器用作相位檢測器，為低噪聲運(yùn)算放大器環(huán)路濾波器饋送信號。DRO 輸出被分離，一個輸出進(jìn)入 DAC 時鐘分配網(wǎng)絡(luò)，另一個輸出反饋回混頻器的射頻端口。
圖 8-11 基準(zhǔn)乘法器鏈乘法器鏈?zhǔn)褂玫驮肼暦糯笃鳌o源二極管乘法器和帶通濾波器。對于電路的這一部分，關(guān)鍵的是低于 PLL 環(huán)路帶寬的近端相位噪聲。并非所有放大器都表現(xiàn)出良好的近距離噪聲，尤其是在接近壓縮或進(jìn)入壓縮狀態(tài)時。一般而言，異質(zhì)雙極晶體管 (HBT) 放大器具有低閃爍噪聲，并在驅(qū)動進(jìn)入壓縮狀態(tài)時運(yùn)行良好。
選擇了帶通濾波器以去除僅被乘法器部分抑制的 FIN 和 3 x FIN/2 諧波。在一些實現(xiàn)中，驅(qū)動放大器可進(jìn)行濾波，以防止諧波抑制性能下降。該信號鏈在實驗中經(jīng)過優(yōu)化，但可在各級之間添加額外的衰減來管理反射和放大器工作條件。
在開環(huán) DRO 相位噪聲倍增基準(zhǔn)噪聲交叉位置附近設(shè)置環(huán)路濾波器帶寬，并設(shè)置阻尼因數(shù)以實現(xiàn)平滑的衰減，從而更大限度地降低集成相位噪聲。如果需要，可以使用可選的附加反饋電容器來加速滾降（C2 大致設(shè)置為 C1 的 1/10 至 1/100）。環(huán)路濾波器元件值在此設(shè)計中是通過實驗確定的。
一些實現(xiàn)中需要一個啟動電路來幫助環(huán)路獲得鎖定。我們在實踐中發(fā)現(xiàn)，只需初始上電即足以讓環(huán)路啟動，以便環(huán)路拉入并鎖定。