ZHCSYR9 September 2025 CDCLVP111-SEP
PRODUCTION DATA
| 引腳 | 類(lèi)型 | 說(shuō)明 | |
|---|---|---|---|
| 名稱(chēng) | 編號(hào) | ||
| CLK_SEL(1) | 2 | 輸入 | 時(shí)鐘選擇。用于在 CLK0 和 CLK1 輸入對(duì)之間進(jìn)行選擇。兼容 LVTTL/LVCMOS 功能。 |
| CLK0(1) | 3 | 輸入 | 正差分 LVECL/LVPECL 輸入對(duì) |
| CLK0(2) | 4 | 輸入 | 負(fù)差分 LVECL/LVPECL 輸入對(duì) |
| CLK1(1) | 6 | 輸入 | 正差分 LVECL/LVPECL 輸入對(duì) |
| CLK1(2) | 7 | 輸入 | 負(fù)差分 LVECL/LVPECL 輸入對(duì) |
| Q9、Q8、Q7、Q6、Q5、Q4、Q3、Q2、Q1、Q0 | 11、13、15、18、20、22、24、27、29、31 | 輸出 | LVECL/LVPECL 時(shí)鐘輸出,這些輸出提供 CLKn 的低偏斜輸出。 |
| Q9、Q8、Q7、Q6、Q5、Q4、Q3、Q2、Q1、Q0 | 10、12、14、17、19、21、23、26、28、30 | 輸出 | LVECL/LVPECL 互補(bǔ)時(shí)鐘輸出,這些輸出提供 CLKn 的輸出。 |
| VBB | 5 | 電源 | 針對(duì)單端輸入操作行的參考電壓輸出 |
| VCC | 1、9、16、25、32 | 電源 | 電源電壓 |
| VEE | 8 | 電源 | ECL 模式下的器件接地或負(fù)電源電壓 |
| 散熱焊盤(pán) | DAP | 無(wú)連接 | 引腳可連接至 VEE 或保持懸空。焊盤(pán)處于電氣懸空狀態(tài)。 |